孔 超,魏 恭,師芳芳,蔡慧智

(1.中科院聲學(xué)研究所,北京 100190;2.空軍駐綿陽地區(qū)軍事代表室,綿陽 621104;3.中科院聲學(xué)研究所聲場聲信息國家重點(diǎn)實(shí)驗(yàn)室,北京 100190)

超聲相控陣檢測技術(shù)是近幾年來超聲無損檢測領(lǐng)域發(fā)展起來的一項新技術(shù)。在超聲相控陣檢測系統(tǒng)中,為了獲得被檢物體的清晰實(shí)時成像,需要對換能器各陣元發(fā)射和接收相位進(jìn)行精確控制以及對多路相控回波信號進(jìn)行實(shí)時處理。目前,相控發(fā)射電路大多采用CPLD+模擬延遲線(如LC網(wǎng)絡(luò))的結(jié)構(gòu)來獲得較高的相控發(fā)射精度,但該種方式需要采用LC網(wǎng)絡(luò),其電氣參數(shù)難以穩(wěn)定且抗干擾能力差,并且由于延遲線的調(diào)整需要采用多通道示波器來手動實(shí)現(xiàn),延時量改變起來非常繁瑣;常見的超聲相控陣檢測系統(tǒng)均采用DSP作為信號處理器,由于DSP本身的通信帶寬和處理能力有限,難以實(shí)現(xiàn)多路相控回波信號的實(shí)時通信及處理;另外,目前常見的相控接收電路大多采用模擬電路來實(shí)現(xiàn),電路結(jié)構(gòu)比較復(fù)雜?；谏鲜鰡栴},筆者提出了一種基于FPGA的高精度相控發(fā)射和相控信號并行處理的實(shí)現(xiàn)方式。

1 超聲相控發(fā)射與相控信號處理的基本原理

1.1 超聲相控發(fā)射的基本原理[1]

超聲相控發(fā)射是通過分別調(diào)整陣列換能器中各陣元的發(fā)射相位(延時),使得各陣元發(fā)射的超聲子波束在空間疊加合成,形成所需的聲束聚焦,如圖1所示。

圖1 超聲相控發(fā)射聚焦示意圖

從圖1中可以看出,陣列換能器各陣元的激勵時序是兩端陣元先激勵,逐漸向中間陣元加大延遲,使得合成的波陣面指向同一個曲率中心P,這就是發(fā)射相控聚焦。對于聲束的旁瓣聲壓,文獻(xiàn)[2]中表明,延時量化誤差產(chǎn)生離散的誤差旁瓣,從而降低超聲成像動態(tài)范圍,其均方根(RMS)延時量化誤差與主瓣幅值之比為：

1.2 超聲相控信號處理的基本原理

超聲相控信號處理是利用數(shù)字信號處理技術(shù),對多路相控回波信號進(jìn)行處理來獲得探傷結(jié)果。多路超聲相控信號的處理包括以下過程：①首先對回波信號進(jìn)行帶通濾波,用來濾除信號的噪聲。②相控包括發(fā)射相控和接收相控,發(fā)射相控是通過發(fā)射電路來實(shí)現(xiàn)的,而接收相控是發(fā)射相控的逆過程,是利用數(shù)字信號處理技術(shù),通過對回波信號的延時補(bǔ)償來實(shí)現(xiàn)的;由于發(fā)射的延時精度通常都很高,而回波信號的采集速率無法與之匹配,因而為了實(shí)現(xiàn)高精度的延時補(bǔ)償,通常首先對回波信號進(jìn)行有效插值,然后再進(jìn)行延時補(bǔ)償,詳見文中第3.2節(jié)。③在對多路相控回波信號進(jìn)行延時補(bǔ)償后,需要對多路回波信號進(jìn)行疊加來提高探測精度。④對疊加后的信號進(jìn)行包絡(luò)提取。⑤對提取的包絡(luò)進(jìn)行閾值處理,來獲得探傷結(jié)果。超聲相控陣信號處理的原理如圖2所示。其中,相控回波信號的路數(shù)取決于換能器陣列的動態(tài)陣元數(shù)。

2 超聲相控陣系統(tǒng)的設(shè)計思想及關(guān)鍵參數(shù)選擇

2.1 設(shè)計思想[2-5]

超聲相控陣系統(tǒng)具有兩個特點(diǎn),即超聲相控的發(fā)射延時精度要控制在納秒級,以及多路相控信號的采集和處理需要很高的吞吐量。也就是說,該系統(tǒng)涉及到高精度的時序控制、高速的通信和處理能力的問題。隨著現(xiàn)代集成電路的發(fā)展,一些高端的FPGA可設(shè)計出高達(dá)550MHz的高速計數(shù)器,并且擁有豐富的高速I/O引腳資源和DSP硬核資源等,可以提供高精度的延時控制以及高速的通信與處理能力,特別適合于文中所述系統(tǒng)的設(shè)計。

基于FPGA的超聲相控陣系統(tǒng)設(shè)計的基本思想是：第一,利用FPGA豐富的I/O引腳資源和高速計數(shù)器,通過開關(guān)矩陣與FPGA相結(jié)合,來實(shí)現(xiàn)換能器陣列的發(fā)射波束的自動偏轉(zhuǎn)和聚焦深度的自動改變。第二,利用FPGA豐富的高速I/O引腳資源和DSP硬核資源,采用AD芯片與FPGA相組合,來實(shí)現(xiàn)多路信號的實(shí)時采集和并行信號處理,獲得探傷結(jié)果,最終將探傷結(jié)果和處理結(jié)果實(shí)時上傳至上位機(jī)進(jìn)行成像,這種方法大大減小了多路采樣數(shù)據(jù)給系統(tǒng)帶來的通信壓力,特別適合超聲相控陣系統(tǒng)。第三,上位機(jī)通過向FPGA傳送控制參數(shù),實(shí)現(xiàn)整個系統(tǒng)的控制?；贔PGA的超聲相控陣系統(tǒng)的設(shè)計如圖3所示。

圖3 基于FPGA的超聲相控系統(tǒng)設(shè)計的原理框圖

2.2 關(guān)鍵參數(shù)與器件選擇

2.2.1 動態(tài)陣元數(shù)[6-10]

在超聲相控陣系統(tǒng)中,換能器陣列的動態(tài)陣元數(shù)越少,對應(yīng)的發(fā)射聲束的能量就越小,回波信號越弱,探測精度越低;動態(tài)陣元數(shù)越多,對應(yīng)的聚焦性能就會變差,探測效果也不好。因此需要對動態(tài)陣元數(shù)作折衷處理,通常取16。

2.2.2 FPGA的選擇

在系統(tǒng)中,由于FPGA中的計數(shù)器模塊要工作在較高時鐘頻率下,并且要有豐富的DSP硬核資源以及較多的高速I/O接口資源,因此,筆者選擇了Xilinx公司的高端FPGA(XC5VSX95T)。其計數(shù)器模塊可工作在 550MHz,具有多達(dá) 640個DSP48E硬核和320個高速差分對引腳,可以滿足系統(tǒng)要求以及未來的算法擴(kuò)展。

3 基于FPGA的超聲相控發(fā)射與相控信號處理的實(shí)現(xiàn)

FPGA中的邏輯設(shè)計的模塊劃分如圖4所示。其中,初始化寄存器接口模塊用于實(shí)現(xiàn)上位機(jī)在系統(tǒng)上電時對FPGA的初始化;掃描切換控制模塊用于實(shí)現(xiàn)相控陣的選路,從而實(shí)現(xiàn)波束的偏轉(zhuǎn);高精度相控發(fā)射模塊用于在選路完成后實(shí)現(xiàn)多個陣元的延時發(fā)射,從而實(shí)現(xiàn)聚焦深度的控制;16路A/D接口模塊用于將16路A/D采集的高速串行LVDS數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)(16bits),并保存在緩存中;16路相控回波并行處理模塊用于從緩存中取出16路回波信號的采集數(shù)據(jù),并對16路回波信號進(jìn)行并行信號處理,獲得探傷結(jié)果;結(jié)果上傳模塊用于將處理結(jié)果和探傷結(jié)果上傳至上位機(jī)。

3.1 高精度相控發(fā)射模塊

圖4 FPGA中的邏輯設(shè)計的模塊劃分

單路高精度相控發(fā)射模塊的結(jié)構(gòu)框圖如圖5所示。從圖中可以看出,單路高精度相控發(fā)射模塊是由一個高速計數(shù)器,一個高速同步大于比較器和一個高速同步小于比較器以及一個與門組成。整個模塊的工作時鐘CLK為500MHz;高速計數(shù)器的清零信號CLR為發(fā)射重復(fù)頻率(5kHz)下的單脈沖信號,用來在每次發(fā)射前使計數(shù)器清零;延時長度和發(fā)射脈寬的值是通過上位機(jī)初始化時設(shè)置在寄存器之中的。當(dāng)計數(shù)器的輸出值在(延時長度,延時長度+發(fā)射脈寬)之間時,模塊輸出為1;其它時刻模塊輸出為0,從而獲得一個具有2ns精度的延時和固定寬度的激勵脈沖Q[i]。

圖5 單路高精度相控發(fā)射模塊的結(jié)構(gòu)框圖

3.2 16路相控回波信號并行處理模塊

16路相控回波信號并行處理模塊實(shí)現(xiàn)的結(jié)構(gòu)框圖如圖6所示。各個模塊的功能如下：

(1)FIFO模塊 用于實(shí)現(xiàn)16路A/D采集的相控回波信號的緩沖,信號位寬為16位;為了防止數(shù)據(jù)流的擁塞,信號并行處理模塊讀FIFO的時鐘頻率要大于A/D寫FIFO的時鐘頻率。在本系統(tǒng)中,由于A/D采集的工作時鐘為100MHz,則信號并行處理模塊的工作時鐘為125MHz。

(2)FIR模塊 用于濾除回波信號中的噪聲,它為33階FIR帶通濾波器,采用窗函數(shù)法(凱澤窗)設(shè)計,由于陣列換能器的中心頻率為5MHz,則FIR模塊的通帶范圍為3.5～6.5 MHz。

圖6 16路相控回波信號并行處理模塊的子模塊框圖

(3)高精度相控接收的實(shí)現(xiàn) 由于相控陣的發(fā)射延時精度為2 ns,則要直接實(shí)現(xiàn)高精度相控接收,需要A/D工作在500 MHz;但是,這會帶來更大的數(shù)據(jù)量,并且在工程上也是沒有必要的。目前,A/D采樣的采樣時間精度為10 ns。為了實(shí)現(xiàn)高精度的相控接收,首先對延時補(bǔ)償表中的延時補(bǔ)償長度對10 ns求商和取余數(shù),分別對應(yīng)10 ns延時個數(shù)(即延時因子)和2 ns延時個數(shù)(即插值因子);然后在利用插值因子對回波信號進(jìn)行插值后,再利用延時因子進(jìn)行延時補(bǔ)償。

插值模塊是利用插值因子來實(shí)現(xiàn)對濾波后的信號進(jìn)行一階線性插值;由于插值模塊的工作時鐘為125 MHz,則直接采用組合邏輯來無法實(shí)現(xiàn),因而采用DSP48E硬核來實(shí)現(xiàn)。

延時補(bǔ)償模塊是利用延時因子對濾波后的信號進(jìn)行10 ns的延時補(bǔ)償,主要是通過計數(shù)器和數(shù)據(jù)緩沖FIFO來實(shí)現(xiàn)的。

(4)16路信號疊加模塊 用于對延時補(bǔ)償后的16路信號進(jìn)行疊加。由于16路信號疊加模塊的工作時鐘為125 MHz,則直接采用組合邏輯,無法實(shí)現(xiàn)如此高速的16路信號疊加,因而,需要通過調(diào)用DSP48E硬核資源來實(shí)現(xiàn);每個DSP48E僅可實(shí)現(xiàn)4路信號疊加,則16路信號需要兩級疊加,共占用5個DSP48E硬核。

(6)取包絡(luò)模塊 它是利用離散希爾伯特變換的方法對16路疊加后的信號進(jìn)行取包絡(luò),離散希爾伯特變換采用35階FIR濾波器來實(shí)現(xiàn)。

(7)報警模塊 用于對提取的包絡(luò)進(jìn)行一系列閾值處理(閾值由上位機(jī)加載)來獲得報警結(jié)果;報警結(jié)果和處理結(jié)果保存在較大緩存中供上位機(jī)來讀取。

4 實(shí)測結(jié)果[11-13]

利用設(shè)計完成的超聲相控陣系統(tǒng)進(jìn)行缺陷檢測,其中,相控陣探頭中心頻率為3.5 MHz,檢測試樣為帶有人工缺陷橫向裂紋的鋼管,裂紋寬度為2 mm。在上位機(jī)軟件中,檢測試樣可以被實(shí)時成像;另外,檢測試樣在上位機(jī)中(目前,換能器陣列僅覆蓋120°圓周,B掃界面僅對1/3圓周成像)的顯示如圖7所示。從圖中可以看出,鋼管中的橫向裂紋成像(箭頭指向的位置)非常清晰;另外,裂紋下方可以清晰地看到下表面回波。

圖7 上位機(jī)軟件及實(shí)際檢測結(jié)果

也就是說,利用設(shè)計的超聲相控陣系統(tǒng),可以對被檢物體進(jìn)行實(shí)時和清晰的成像。

5 結(jié)語

提出了一種基于FPGA的超聲相控陣系統(tǒng)中高精度相控發(fā)射和相控信號并行處理的實(shí)現(xiàn)方式。相控發(fā)射電路采用FPGA中的高速計數(shù)器來實(shí)現(xiàn),可以獲得高達(dá) 2 ns的延時精度,相對于傳統(tǒng)的CPLD+延遲線結(jié)構(gòu),實(shí)現(xiàn)起來更加簡單;另外,利用FPGA中的高速I/O引腳以及DSP硬核資源來實(shí)現(xiàn)16路回波信號的實(shí)時采集和全并行信號處理,取代了傳統(tǒng)的DSP芯片,提高了系統(tǒng)的實(shí)時性;在FPGA中采用首先插值然后延時補(bǔ)償?shù)姆椒▽?shí)現(xiàn)了高精度的相控接收,取代了傳統(tǒng)的模擬電路的方式。實(shí)測結(jié)果表明,利用文中所述的方式可以較好地對鋼管的缺陷進(jìn)行實(shí)時和清晰的成像。

[1]鮑曉宇,施克仁,陳以方.超聲相控陣系統(tǒng)中高精度相控發(fā)射的實(shí)現(xiàn)[J].清華大學(xué)學(xué)報(自然科學(xué)版),2004,44(2)：153-158.

[2]Peterson D K,Kino G S.Real-time digital image reconstruction：A descriptive of imaging hardware and analysis of quantitative errors[J].IEEE Trans onUltrasonics,1984,31(2)：337-338.

[3]Martin R,Komatitsch D,Ezziani A.An unsplit convolutional perfectly matched layer improved at grazingincidence for seismic wave propagation in poroelastic media[J].Geophysics,2008,73(4)：T51-T61.

[4]Huang R,Schmerr L W,Sedov A.A new multigaussian beam model for phased array transducers[J].Review of Quantitative Nondestructive Evaluation,2007(26)：751-758.

[5]Drossaert F H,Giannopoulos A.A nonsplit complex frequency-shifted PML based on recursive integration for FDTD modeling of elastic waves[J].Geophysics,2007,72(2)：9-17.

[6]Drossaert F H,Giannopoulos A.Complex frequency shifted convolution PML for FDTD modelling of elastic waves[J].Wave Motion,2007,44(7-8)：593-604.

[7]Komatitsch D,Martin R.An unsplit convolutional perfectly matched layer improved at grazing incidence for theseismic wave equation[J].Geophysics,2007,72(5)：155-167.

[8]Poguet Jerome,Petru Ciorau.Special linear phased array probes used for ultrasonic examination of complex turbine components[J/OL].www.ndt.net,2002,7(10)：2-20.

[9]Howard P,Klaassen R,Kurkcu N.Phased array ultrasonic inspection of titanium forgings[J].Review of Quantitative Nondestructive Evaluation,2007(26)：853-861.

[10]Shi-Chang Wooh,Yijun Shi.Influence of phased array element size on beam steering behavior[J].Ultrasonics,1998(36)：736-749.

[11]Bohenick M,Blickley E,Tittmann B R,et al.Investigating a stepped ultrasonic phased array transducer for the evaluation and characterization of defects[J].Proc of SPIE,2007(6532)：1-7.

[12]Erhard A,Schenk G,M?hrle W.Ultrasonic phased array technique for austenitic weld inspection[A].Proc of the15th WCNDT[M/CD].Rome,2000：192.

[13]Rao M,Q Chen,Shi H,et al.Normal and shear strain estimation using beam steering on linear-array transducers[J].Ultrasound,2006,33(1)：57-66.