羅磊 賴萬昌 劉良 成都理工大學核技術(shù)與自動化工程學院 610059

基于FPGA的等精度頻率計設(shè)計

羅磊 賴萬昌 劉良 成都理工大學核技術(shù)與自動化工程學院 610059

1 引言

等精度測頻方法是一種在直接測頻方法基礎(chǔ)上發(fā)展起來的測頻方法,該方法測量精度高、頻段寬,在頻率測量中具有廣泛的應(yīng)用前景。FPGA由于其并行的執(zhí)行結(jié)構(gòu)及可編程型等優(yōu)勢使得其應(yīng)用得到了飛速的發(fā)展。SPCE061A為凌陽科技新推出的unSP內(nèi)核的高集成度，高性能十六位單片機。內(nèi)置2路電流輸出型的10bitDAC轉(zhuǎn)換通道。

2 系統(tǒng)主要測量原理

等精度測量原理:

等精度測頻原理框圖見圖1。圖中預(yù)置門控信號是一個寬度為Tpr的脈沖。它的初始值由初始化后的輸入測量時間確定。L P M-C o u n t e r 32(a)和L P MCounter32(b)是兩個可控計數(shù)器。標準頻率信號fs從LPM-Counter32(a)的時鐘輸入端CLK輸入；經(jīng)整形后的被測信號從CNT2的時鐘輸入端CLK輸入，設(shè)其實際頻率為fxe，測量頻率為fx。預(yù)置門控信號為高電平時，經(jīng)整形后的被測信號的上升沿通過D觸發(fā)器的Q端同時啟動計數(shù)器LPM-Counter32(a)和LPM-Counter32 (b)，分別對標準頻率信號和整形后的被測信號同時計數(shù)。預(yù)置門控信號為低電平時，經(jīng)整形后的被測信號上升沿使這兩個計數(shù)器同時關(guān)閉。設(shè)在一次預(yù)置門時間Tpr中對被測信號的計數(shù)值為Nx，對標準頻率信號的計數(shù)值為Ns，則下式成立:, 計數(shù)結(jié)束后讀取LPM-Counter32(a)和LPMCounter32(b)的計數(shù)值，根據(jù)上式即可計算出被測信號的頻率。在一次測量中，由于計數(shù)的起停時間都是由被測信號的上升沿觸發(fā)的，因此，在Tpr時間內(nèi)對fx的計數(shù)Nx沒有誤差，對fs的計數(shù)Ns最多相差一個脈沖Δ s。根據(jù)誤差傳遞公式對上式微分，得相對測量誤差:

從誤差分析式中可以看出，其測量精度與被測頻率無關(guān)。增大Tpr或fs可以減小測量誤差，提高測量精度。

測周，正負脈寬原理:

測周與測正負脈寬都采用多次測量取平均值的放法。測量的測次數(shù)由始化后輸入的測量次數(shù)n決定。被測信號的上升延使系統(tǒng)的計數(shù)開始。在測量次數(shù)達到后，讀計數(shù)器二的值為Nx，被測量的時間t=,Fs為系統(tǒng)時鐘頻率。

測幅度原理:

由DAC1控制的比較器2不斷的加大電壓，當測量模塊的計數(shù)為0時可得到輸入脈沖的幅度。由與AD603屬于壓控放大器，在DAC2的輸出確定后，其放大倍數(shù)便已確定。由此我們可計算出輸入信號的準確幅度。

3.系統(tǒng)硬件

系統(tǒng)硬件總體組成框圖，見圖2。

輸入信號通過AD603壓控放大后，分兩路進入快速比較器（tl3016），比較器1主要是進行信號的頻率，周期，正負脈寬的測量。比較器2主要是進行幅度測量。LCD主要對測量的結(jié)果進行顯示。按鍵key可以進行顯示的控制。串行接口可以實現(xiàn)整個系統(tǒng)與PC機的通信。

4.系統(tǒng)軟件

本系統(tǒng)的軟件設(shè)計中主要是FPGA與單片機SPCE061A的軟件設(shè)計。FPGA主要完成頻率，周期，占空比等的測量。使用QuartusⅡ7.0集成環(huán)境進行程序編寫。SPCE061A主要是負責進行按鍵的掃描與測量數(shù)據(jù)的顯示。以下是FPGA內(nèi)的主要模塊。

串行輸入輸出模塊:

串行輸入輸出主要有移位寄存器構(gòu)成，如圖3,串行輸入的命令主要通過時鐘cd_clk進行輸入。在20為命令輸入完畢后只要啟動start信號，命令便自動被加載到控制部分。數(shù)據(jù)的串行輸出主要靠shift32實現(xiàn)(圖4所示)，cd_clk 為讀取時鐘，在上升延data_out輸出數(shù)據(jù)。

控制模塊與命令解析模塊:

系統(tǒng)的控制部分由實體MCU實現(xiàn)，如圖5,輸入命令通過上面的移位寄存器后，有cmd_decode如圖6進行解析。之后由MCU輸出實際的控制信號。閘門控制部分如圖7接到控制信號后分別控制兩個計數(shù)器的使能端進行控制。

SPCE061A與FPGA主要的通信格式（圖8）。

5.實驗結(jié)果分析

測量儀器:1Gs/s

測試數(shù)據(jù)，見表5-1。

本系統(tǒng)中FPGA部分采用100M的晶振，理論測量頻率可以達到100M。但由于ad603增益帶寬最大為90M，限制了測量的帶寬。由測量數(shù)據(jù)可以得出1～20M的測量誤差最大在0.082%即0.041Hz。在頻率接近100k時由于前級處理使信號失真，被測信號的占空比已經(jīng)偏移。由于ad603增益帶寬限制與噪聲的干擾，幅度測量在500Hz時出現(xiàn)了10mv的偏移。想進一步提高占空比，幅度的測量范圍，精度?？梢赃M行屏蔽降低干擾，選用更高速的比較器。

6 結(jié)束語

本文采用FPGA 芯片EP1C3T144C8與SPCE061A對等精度頻率計進行了系統(tǒng)的設(shè)計。設(shè)計中使用了V HDL 語言,經(jīng)過實驗驗證設(shè)計中等精度測頻是成功的,達到預(yù)期的結(jié)果。和傳統(tǒng)的頻率計相比,利用FPDA 設(shè)計的頻率計簡化了電路板設(shè)計,提高了系統(tǒng)設(shè)計的實用性和可靠性,實現(xiàn)數(shù)字系統(tǒng)的軟件化,這是數(shù)字邏輯設(shè)計的趨勢。

表5-1主要測試數(shù)據(jù)輸入正弦波(1Vpp，占空比50%)

[1] 楊恒.FPGACPLD最新實用技術(shù)指南.清華大學出版社

[2] 潘松,王國凍編著.VHDL實用教程.電子科技大學出版社.

[3] 馬彧,王丹利,王麗英.CPLDFPGA可編程邏輯器件實用教程.機械工業(yè)出版

[4] 褚振勇,齊亮,田紅心.FPGA設(shè)計及應(yīng)用(第二版),西安電子科技大學出版社

[5] 周潤景,圖雅,張麗敏.基于QuartusⅡ的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例.電子工業(yè)出版社

[6] 李曉白,秦紅磊.凌陽16位單片機C語言開發(fā).北京航空航天大學出版社

[7] (美國)布朗等著.字邏輯與VHDL設(shè)計/VHDL與集成電路設(shè)計叢書.清華大學出版社

[8] www.21ic.com

Design of equal precision frequency meter with FPGA

Luo lei lai wanchang liu liang
College of Applied Nuclear Technology and Automation engineering, Chengdu University of Technology, chengdu 610059

頻率的測量方法有:直接測量法，間接測量法，例如周期測頻法、V-F轉(zhuǎn)換法等。基于傳統(tǒng)測頻原理的頻率計的測量精度將隨被測信號頻率的變化而降低。本設(shè)計中采用等精度測頻方法與FPGA模塊相結(jié)合，使得測量頻率的范圍與精度大大提高。同時FPGA中采用多次測量取平均值的方法完成周期，占空比的測量，系統(tǒng)采用雙比較器與雙DAC完成了被測信號的幅度的測量。SPCE061A單片機實現(xiàn)按鍵與測量結(jié)果在LCD上進行顯示。

FPGA(EP1C3T144C8)；SPCE061A；等精度測頻；DAC

The frequency measurement is usually implemented in direct and indirect ways.Such as measuring period, converting voltage to frequency and so on.The frequency meter based on the traditional method is always inaccurate when measuring steep signal.The design enhanced the scale and Accuracy of frequency by integrating equal accuracy measurement and FPGA..In the same time, the design measures duty cycle and period of signal by choosing average data.This system achieves measurement of Amplitude of signal by using two comparators and two DAC.SPCE061A realizes the function of checking keys and displaying data on LCD.

FPGA(EP1C3T144C8)；SPCE061A；equal precision frequency；DAC

10.3969/j.issn.1001-8972.2010.09.066

羅磊(1983-)，男，四川廣元，成都理工大學核技術(shù)應(yīng)用研究生。