韓 瑞，趙創(chuàng)社，史志富

(西安應(yīng)用光學研究所，陜西西安 710065)

0 引言

鎖相環(huán)路(Phase-Locked Loop，PLL)是一個能夠跟蹤輸入信號相位的閉環(huán)自動控制系統(tǒng)，具有窄帶跟蹤性能、輸入輸出信號之間不存在頻率差而只有很小的穩(wěn)態(tài)相位差，具有很強的抗干擾性、抑制噪聲性和同步跟蹤性能，因而在通信、雷達、航天、航海、計算機、電動機控制等領(lǐng)域獲得了廣泛應(yīng)用，逐漸成為電子設(shè)備中常用的一種基本部件。隨著大規(guī)模、超高速數(shù)字集成電路的發(fā)展及計算機的普遍應(yīng)用，出現(xiàn)了全數(shù)字化PLL，即環(huán)路部件全部數(shù)字化，采用數(shù)字鑒相器(Digital Phase Detector，DPD)、數(shù)字環(huán)路濾波器(Digital Low Filter，DLF)、數(shù)控振蕩器(Digital Controlled Oscillator，DCO)構(gòu)成PLL。數(shù)字化鎖相環(huán)的電路完全數(shù)字化，受外界干擾小，系統(tǒng)可靠性大大提高。整個環(huán)路都可以直接用微處理機來模擬實現(xiàn)。

使用鎖相環(huán)進行電機[1]的速度反饋控制，具有控制精度高、轉(zhuǎn)速穩(wěn)定、鎖定時間短等優(yōu)點，本文就使用數(shù)字鎖相環(huán)構(gòu)成速度反饋環(huán)節(jié)進行速度控制。通過VHDL語言編寫程序構(gòu)成鎖相環(huán)，用鎖相方式進行電機控制系統(tǒng)速度回路的反饋控制。

1 數(shù)字鎖相環(huán)的原理

鎖相環(huán)最基本的結(jié)構(gòu)如圖1所示。它由鑒相器(Phase Detector，PD)、環(huán)路濾波器(Low Pass Filter，LPF)和壓控振蕩器(Voltage Controlled Oscillator，VCO)三個基本部件組成。PD是相位比較裝置，將輸入信號Si(t)和VCO輸出信號So(t)的相位進行比較，產(chǎn)生對應(yīng)于兩個信號相位差的誤差電壓Se(t)。LPF的作用是濾除誤差電壓Se(t)中的高頻成分和噪聲，以保證環(huán)路所要求的性能，增加系統(tǒng)的穩(wěn)定性。VCO受控制電壓Sd(t)的控制，使VCO的頻率向輸入信號的頻率靠攏，直至消除頻差而鎖定[2]。

圖1 鎖相環(huán)的基本結(jié)構(gòu)

瞬時頻率和瞬時相位的關(guān)系如下:

式中:θ0——初始相位。

加到PD的兩個振蕩信號的頻率差為

式中:ωR——輸入信號頻率;

ωV——反饋信號頻率。

此時的瞬時相位差為

當 ωR=ωV時，有 Δω(t)≈0，于是:

由此可知，當兩個振蕩器頻率相等時，他們的瞬時相位差是一個常數(shù)。

同樣的道理，如果 θe(t)=θ0，則:

也就得到了ωR=ωV，證明了當兩個振蕩信號的瞬時相位差為一常數(shù)時二者的頻率必然相等[3]。

在閉環(huán)條件下，如果由于某種原因使VCO的角頻率發(fā)生變化，則會引起兩個信號間的相位差不再是恒定值，PD的輸出電壓也就跟著發(fā)生相應(yīng)變化。該變化的電壓使VCO的頻率不斷改變，直到ωR=ωV為止，這就是PLL的基本原理。

一般數(shù)字PLL的組成與模擬PLL相同，即由相位檢波器、LPF和VCO等基本部件構(gòu)成，但這些部件全部采用數(shù)字電路。輸入信號被采樣并與環(huán)路輸出的本地估算信號作相位比較，產(chǎn)生一個與兩者相位誤差成比例的數(shù)字樣本序列。這個代表相位誤差大小和極性的數(shù)字樣本序列由數(shù)字LPF加以平滑得到控制信號去控制DCO的周期(頻率或相位)。只要環(huán)路設(shè)計正確，經(jīng)過反復(fù)的反饋調(diào)節(jié)控制，將使輸出本地估算信號的相位逼近輸入信號的相位，最終使環(huán)路鎖定。

2 鎖相環(huán)控制系統(tǒng)控制策略和硬件組成

2.1 控制系統(tǒng)的控制策略

電機控制系統(tǒng)采用轉(zhuǎn)速、電流雙閉環(huán)控制[4]，采用PID控制方式構(gòu)成系統(tǒng)的速度和電流控制器。復(fù)雜可編程邏輯控制器(Complex Programmable Logic Device，CPLD)完成兩部分功能:一部分構(gòu)成數(shù)字鎖相環(huán)[5]，檢測輸入頻率與反饋頻率的誤差值，進行速度反饋控制;另一部分采集電樞反電勢產(chǎn)生電機逆變器的換相控制信號。

系統(tǒng)采用鎖相環(huán)進行速度反饋控制，鎖相環(huán)的控制方式為將反饋頻率(電機轉(zhuǎn)動頻率)與輸入系統(tǒng)的基準頻率進行比較，如果反饋信號頻率低于基準頻率，說明電機轉(zhuǎn)速偏低，增加經(jīng)過分頻后的本地高速時鐘的占空比，增大鎖相環(huán)輸出信號的直流分量，電機轉(zhuǎn)速上升;如果反饋信號頻率高于基準頻率，說明電機轉(zhuǎn)速偏高，減小鎖相環(huán)輸出周期信號的占空比，則電機轉(zhuǎn)速下降。其中，計數(shù)器的模值K對鎖相環(huán)的速度鎖定起關(guān)鍵作用。環(huán)路濾波器(計數(shù)器)在環(huán)路中對輸入噪聲起抑制作用，而且對環(huán)路的校正速度起調(diào)節(jié)作用。計數(shù)器的模數(shù)K越小，系統(tǒng)響應(yīng)越快，捕捉時間越短;模數(shù)K越大，系統(tǒng)響應(yīng)越慢，捕捉時間越長。

采用數(shù)字鎖相環(huán)的系統(tǒng)控制原理框圖如圖2所示。

2.2 控制系統(tǒng)的硬件組成

無刷直流電機控制系統(tǒng)的硬件連接框圖如圖3所示，主要由無刷直流電機、逆變器、控制器和電源等組成。

圖2 系統(tǒng)的控制框圖

由于電機的轉(zhuǎn)速較高，達到19 500 r/min，采用運行速度快的CPLD進行速度反饋和電機換相信號的處理。電機的速度反饋量經(jīng)VHDL語言編寫的數(shù)字鎖相環(huán)處理，產(chǎn)生偏差量進入速度控制器進行速度校正。EPM7128S CPLD接收電機繞組的反電勢[6]，產(chǎn)生控制4組功放開關(guān)導通的信號。控制電機依次以一定的順序轉(zhuǎn)動。

圖3 控制系統(tǒng)硬件連接框圖

系統(tǒng)的CPLD控制部分的硬件電路連接如圖4所示。

圖4 CPLD電路連接圖

3 軟件設(shè)計

CPLD部分完成電機的換相處理和速度反饋控制等功能，采用圖形化設(shè)計和VHDL語言混合設(shè)計完成時序部分的編寫。CPLD接收電機繞組反電勢，經(jīng)片內(nèi)邏輯電路處理，形成4路逆變器的導通控制信號，用以控制電機繞組的加電順序;通過CPLD內(nèi)置的數(shù)字鎖相環(huán)74LS297進行鎖相處理，完成對電機轉(zhuǎn)速的恒定控制。利用CPLD將鎖相環(huán)和換相處理電路封裝在一起，形成一個完整的速度反饋控制模塊。

鎖相環(huán)控制部分在QuatrusII[7]開發(fā)環(huán)境中用VHDL[8]語言編寫，由以下三個模塊構(gòu)成。

(1)PD模塊:對輸入的電機轉(zhuǎn)速信號進行計數(shù)，并與給定的參考轉(zhuǎn)速進行比較，如果電機轉(zhuǎn)速低于參考值，則輸出滯后脈沖;轉(zhuǎn)速高于參考值，則輸出超前脈沖。

(2)LPF模塊:超前和滯后脈沖分別送入各自的計數(shù)器里進行計數(shù)。超前計數(shù)器記滿時，輸出超前控制脈沖，控制分頻器的分頻系數(shù);滯后計數(shù)器記滿時，輸出滯后控制脈沖，增大分頻器的分頻系數(shù)。

(3)相位控制器模塊:對基準頻率進行分頻，接收到超前脈沖時，減小分頻系數(shù);接收到滯后脈沖時，增大分頻系數(shù)。

CPLD部分程序流程圖如圖5所示。

鎖相環(huán)的控制模塊框圖如圖6所示。

4 控制系統(tǒng)仿真及其試驗結(jié)果比較分析

在進行了VHDL描述和編譯后，就可應(yīng)用EDA軟件進行時序功能仿真。功能仿真是在QuartusⅡ軟件開發(fā)環(huán)境下進行的，時序仿真波形如圖7所示。

圖5 數(shù)字鎖相環(huán)程序流程圖

圖6 數(shù)字鎖相環(huán)控制模塊

圖7 CPLD時序仿真圖

記錄下行掃電機的峰值時間、穩(wěn)定時間、最高轉(zhuǎn)速和鎖相環(huán)路的抖動值，由峰值時間、穩(wěn)定時間、最高轉(zhuǎn)速等指標，繪制出數(shù)字化模擬控制系統(tǒng)的電機轉(zhuǎn)速響應(yīng)曲線[9]，分別如圖8、9所示。

圖8 數(shù)字化電機轉(zhuǎn)速響應(yīng)曲線

圖9 模擬系統(tǒng)電機轉(zhuǎn)速曲線

從圖8可以看出，當給定加速信號后，電機在加速后1.6 s達到了速度峰值，在約3 s時達到了穩(wěn)定轉(zhuǎn)速，經(jīng)過一次振蕩后進入穩(wěn)態(tài)，調(diào)節(jié)時間ts為2.8 s。

由圖9可看出:行掃系統(tǒng)在加速后1.8 s達到速度峰值，調(diào)節(jié)時間ts為3.2 s。

兩曲線的疊加波形如圖10所示。

從圖10可以看出，數(shù)字化電機控制系統(tǒng)的調(diào)節(jié)時間小于模擬控制系統(tǒng)的調(diào)節(jié)時間，系統(tǒng)可以更快地達到穩(wěn)定轉(zhuǎn)速;數(shù)字系統(tǒng)最高轉(zhuǎn)速小于模擬控制系統(tǒng)，即超調(diào)量小。

5 結(jié)語

圖10 數(shù)字化與模擬系統(tǒng)的轉(zhuǎn)速曲線對比

在分析數(shù)字鎖相環(huán)原理的基礎(chǔ)上，提出了基于EPM7128S構(gòu)成數(shù)字鎖相環(huán)的電機控制系統(tǒng)解決方案，充分利用CPLD的強大功能，使系統(tǒng)獲得較高的控制精度和動、靜態(tài)特性。將鎖相速度控制方式應(yīng)用于無刷直流電機系統(tǒng)，將模擬和數(shù)字系統(tǒng)的結(jié)果加以比較和分析，證明該系統(tǒng)具有較強的魯棒性和自適應(yīng)能力，實現(xiàn)了對電機輸出轉(zhuǎn)矩和轉(zhuǎn)速的控制，改善了電機的調(diào)速性能。

[1]王益全.電動機原理與實用技術(shù)[M].北京:科學出版社，2005.

[2]張厥盛，鄭繼禹，萬心平.鎖相技術(shù)[M].西安:西安電子科技大學出版社，1994.

[3]徐麗娜.數(shù)字控制——建模與分析、設(shè)計與實現(xiàn)[M].北京:科學出版社，2006.

[4]張璟玥，紀明，王惠林.機載穩(wěn)瞄控制系統(tǒng)模型及仿真分析[J].應(yīng)用光學，2006，27(6):491-496.

[5]耿計芳.高精度自動變?？刂迫珨?shù)字鎖相環(huán)的研究[D].天津:天津大學，2006.

[6]林明耀，王永，李海文，等.反電勢法無位置傳感器無刷直流電機最佳換相邏輯分析[J].中小型電機，2003，30(5):14-16.

[7]周潤景，圖雅，張麗敏.基于QuatrusⅡ的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例[M].北京:電子工業(yè)出版社，2007.

[8]雷伏容.VHDL電路設(shè)計[M].北京:清華大學出版社，2006.

[9]張靜.MATLAB在控制系統(tǒng)中的應(yīng)用[M].北京:電子工業(yè)出版社，2007.