徐俊起,吳小東
(上海磁浮交通發(fā)展有限公司,上海 201204)
為增強控制系統(tǒng)對磁懸浮列車系統(tǒng)參數(shù)變化的適應性、抑制車軌共振,磁懸浮控制器通常采用雙環(huán)控制[1-2],即把磁懸浮控制器分為電流環(huán)子控制器和位置環(huán)子控制器,如圖1所示:位置環(huán)由間隙信號測量值s和給定間隙值sref組成;電流環(huán)由電流信號測量值和給定電流值iref組成。文獻[1]提出將磁懸浮系統(tǒng)分解為電流環(huán)和懸浮子控制系統(tǒng)兩個串行、解耦的子系統(tǒng)來設(shè)計控制器;文獻[2]提出將懸浮系統(tǒng)分為電流環(huán)和位置環(huán)進行控制,并設(shè)計了以TMS320F2407數(shù)字信號處理器(Digital Singal Processing,DSP)為核心的控制器對其進行試驗驗證;文獻[3]對磁懸浮控制器的電流環(huán)作了研究,并設(shè)計了實用模擬電流環(huán)電路;文獻[4]對磁懸浮列車懸浮控制器的電流環(huán)進行了深入研究,并提出了次速電流環(huán)的概念;文獻[5]對磁懸浮控制器數(shù)字化進行了分析,并采用MC80C196單片機予以實現(xiàn);文獻[6]用 DSP實現(xiàn)了磁懸浮控制器。
圖1 磁懸浮系統(tǒng)的雙環(huán)控制示意圖
在磁懸浮控制系統(tǒng)中,電流環(huán)控制非常重要,系統(tǒng)降階的依據(jù)就是電流環(huán)具有足夠快的速度[1]。但是,在電流環(huán)調(diào)節(jié)過程中,由于電磁鐵線圈電感和電阻不斷變化,因此電流環(huán)的系統(tǒng)參數(shù)不是固定的。另外,由于電流環(huán)是內(nèi)環(huán),位置環(huán)是外環(huán),要求電流環(huán)比位置環(huán)具有更快的速度。
在以往的磁懸浮控制中,由于硬件成本和單片機運算速度等原因,通常采用模擬電路實現(xiàn)磁懸浮控制器。模擬磁懸浮控制器存在靈活性差、抗干擾性差、參數(shù)調(diào)整困難等方面的缺點。隨著DSP等的應用,數(shù)字化磁懸浮控制器得到了廣泛推廣,并且隨著雙環(huán)控制理論的應用,出現(xiàn)了三種數(shù)字磁懸浮控制器結(jié)構(gòu):第一種是半數(shù)字化結(jié)構(gòu)的控制器,即位置環(huán)采用DSP實現(xiàn),電流環(huán)采用模擬電路實現(xiàn);第二種是用單個DSP實現(xiàn)位置環(huán)和電流環(huán)的數(shù)字雙環(huán)單DSP控制器;第三種是雙DSP結(jié)構(gòu)的磁懸浮控制器,即用一個DSP實現(xiàn)電流環(huán)控制,另一個DSP實現(xiàn)位置環(huán)控制。
本文對各種數(shù)字磁懸浮控制器進行分析,提出了一種結(jié)構(gòu)簡單、性能優(yōu)越,更適合于雙環(huán)控制的基于DSP和現(xiàn)場可編程門陣列(Field Programmable Gate Array,F(xiàn)PGA)的新型磁懸浮控制器。
第一種半數(shù)字化結(jié)構(gòu)磁懸浮控制器還沒有完全實現(xiàn)電流環(huán)的數(shù)字化,存在明顯不足,這里不作詳細分析。本文重點分析數(shù)字雙環(huán)單DSP控制器和雙DSP結(jié)構(gòu)的磁懸浮控制器。
數(shù)字雙環(huán)單DSP控制器如圖2所示。圖中DSP采用TI公司的TMS320LF2407或TMS320F 2812。由于TMS320LF2407和TMS320F 2812內(nèi)部自帶的片內(nèi)AD芯片轉(zhuǎn)換誤差較大、抗干擾能力較弱,對于懸浮控制器這種采樣精度要求較高,且工作環(huán)境比較惡劣的情況,其片內(nèi)A/D往往不能達到要求,因此需要外擴A/D。DSP與外圍芯片之間的地址邏輯由復雜可編程邏輯控制器(Complex Programmable Logic Device,CPLD)實現(xiàn)。
這種數(shù)字雙環(huán)單DSP控制器雖然能夠?qū)崿F(xiàn)位置環(huán)和電流環(huán)的數(shù)字化控制,但存在以下缺點:
(1)采樣頻率必須以電流環(huán)采樣速度為準,需要保持高采樣速度;
(2)控制周期必須以電流環(huán)控制周期為準,保持高速運行,系統(tǒng)負荷重;
(3)在軟件設(shè)計上,電流環(huán)和位置環(huán)不能完全解耦,調(diào)試困難;
(4)試驗證明,如果選用的DSP速度較慢,則很難實現(xiàn)系統(tǒng)的穩(wěn)定懸浮。
圖2 數(shù)字雙環(huán)單DSP磁懸浮控制器原理框圖
雙DSP結(jié)構(gòu)的磁懸浮控制器如圖3所示。圖中 DSP采用 TI公司的 TMS320LF2407或TMS320F2812。由于兩個DSP之間需要通信,因此增加雙口RAM芯片。兩個DSP之間及DSP與外圍芯片之間的地址邏輯由CPLD實現(xiàn)。由于采樣精度的原因,需要外擴A/D芯片。另外,需要擴展CAN等通信接口,實現(xiàn)磁懸浮控制器與上位機之間的通信。DSP1實現(xiàn)位置環(huán)控制和對外通信,DSP2實現(xiàn)電流環(huán)控制。
圖3 雙DSP結(jié)構(gòu)磁懸浮控制器原理框圖
雙DSP控制器雖然能夠?qū)崿F(xiàn)位置環(huán)和電流環(huán)的獨立雙環(huán)控制器,但具有以下不足:
(1)硬件系統(tǒng)結(jié)構(gòu)復雜,容易發(fā)生硬件故障;
(2)需要增加雙口RAM和CPLD,成本較高;
(3)DSP外圍接口豐富,用于電流環(huán)控制的DSP2資源浪費;
(4)系統(tǒng)擴展不靈活。
在以上幾種數(shù)字控制器的基礎(chǔ)上,本文介紹基于DSP和FPGA的磁懸浮控制器,其結(jié)構(gòu)如圖4所示,圖中DSP用于實現(xiàn)位置環(huán)控制和對外通信,F(xiàn)PGA用于實現(xiàn)電流環(huán)控制及DSP與外圍芯片之間的地址邏輯,DSP和FPGA之間采用并口通信。該系統(tǒng)結(jié)構(gòu)簡單、高速有效,達到了對DSP和FPGA資源的各取所長、合理配置的目的。為提高AD采樣精度和抗干擾能力而不外擴AD,DSP選用 TI公司新型浮點 DSP芯片TMS320F28335。TMS320F28335對片內(nèi)AD進行了改進,性能大大提高,并采用了浮點運算器。FPGA選用XINLIX公司的XC3S200系列,外擴高速AD轉(zhuǎn)換器AD7864,實現(xiàn)電流值i的高速采樣,以適應高速的電流環(huán)控制。
圖4 基于DSP和FPGA的磁懸浮控制器原理框圖
(1)位置環(huán)控制器的實現(xiàn)。位置環(huán)采用位置反饋和垂向速度反饋的方法,控制周期設(shè)為200 μs,控制算法可采用PID控制,也可采用非線性控制等先進的懸浮控制算法。PD控制算法軟件流程如圖5所示。
(2)電流環(huán)控制器的實現(xiàn)。電流環(huán)控制器在FPGA中實現(xiàn),采用VHDL語言書寫,采用PI調(diào)節(jié)控制策略,控制周期為50 μs。試驗中可采用反復湊試的方式,確定合理的PI參數(shù)。軟件流程圖如圖6所示。
圖5 位置環(huán)控制器軟件流程圖
圖6 電流環(huán)控制器軟件流程圖
圖7 懸浮控制試驗波形
(3)懸浮控制試驗結(jié)果。對根據(jù)以上方法設(shè)計的磁懸浮控制器進行懸浮控制試驗。懸浮電磁鐵起浮、下落和穩(wěn)定懸浮的試驗結(jié)果如圖7所示。圖中信號1為電流波形,信號2為間隙波形。電磁鐵落下時,懸浮間隙信號電壓值約為10 V(表示20 mm),浮起后約為4.7 V(表示9.4 mm)。穩(wěn)定懸浮時電流值約為35 A。試驗證明,系統(tǒng)能夠很好地實現(xiàn)穩(wěn)定懸浮。
本文通過對傳統(tǒng)控制器硬件不足的分析,根據(jù)磁懸浮系統(tǒng)雙環(huán)控制理論,設(shè)計了新型的基于DSP和FPGA的磁懸浮數(shù)字控制器的軟、硬件,并進行了試驗驗證。理論分析和試驗結(jié)果表明,該控制器結(jié)構(gòu)簡單合理、高速有效,能夠完成先進的懸浮控制算法。
[1]李云鋼.磁浮列車懸浮系統(tǒng)的串級控制[J].自動化學報,1999,25(2):247-251.
[2]劉橫坤.磁懸浮列車的雙環(huán)控制[J].控制工程,2007,14(2):198-200.
[3]徐曉峰,連級三.磁懸浮斬波器電流閉環(huán)誤差放大器設(shè)計研究[C]∥中國首屆電子電源及功率自關(guān)斷器件應用技術(shù)研討會,1999(8):191-194.
[4]李云鋼.磁浮列車懸浮控制器的電流環(huán)分析與優(yōu)化設(shè)計[J].國防科技大學學報,2006,28(1):94-97.
[5]李熹,蔣啟龍.基于MC80C196的單磁鐵懸浮控制[J].機車電傳動,2000(1):25-27.
[6]吳建軍,張昆侖.用DSP實現(xiàn)新一代磁浮列車懸浮控制器[J].電子技術(shù)應用,2000,26(7):25-27.