李勇峰，黃娟，王丹，王龍業(yè)

(1.西藏大學(xué)工學(xué)院，西藏拉薩850000;2.西南交通大學(xué)信息科學(xué)與技術(shù)學(xué)院，四川成都610031)

基準(zhǔn)電源與電源本身及其工藝關(guān)系很小，而溫度特性穩(wěn)定，被廣泛使用在模擬電路之中?；鶞?zhǔn)電源的溫度特性和噪聲特性是決定電路精度和性能的重要因素?；鶞?zhǔn)電源的輸出電壓和(或)電流幾乎不受溫度和電源電壓的影響，是模擬集成電路中不可或缺的關(guān)鍵模塊。基準(zhǔn)電源根據(jù)輸出的類型可分為基準(zhǔn)電壓源和基準(zhǔn)電流源?；鶞?zhǔn)電壓源主要有齊納二極管、隱埋齊納二極管和帶隙基準(zhǔn)電壓源3種，基準(zhǔn)電流源主要是簡(jiǎn)單基準(zhǔn)電流源、閥值電壓相關(guān)電流源和帶隙基準(zhǔn)電流源。準(zhǔn)電壓源和基準(zhǔn)電流源兩者并不孤立，電壓基準(zhǔn)可以轉(zhuǎn)換為電流基準(zhǔn)，電流基準(zhǔn)也可以轉(zhuǎn)換為電壓基準(zhǔn)［1］。

1 帶隙基準(zhǔn)電壓源的基本原理

帶隙基準(zhǔn)電壓源的基本原理是利用雙極型晶體管基區(qū)－發(fā)射區(qū)電壓VBE具有的負(fù)溫度系數(shù)，而不同電流密度偏置下的兩個(gè)基區(qū)－發(fā)射區(qū)的電壓差ΔVBE具有正的溫度系數(shù)的特性，將這兩個(gè)電壓線性疊加從而獲得低溫度系數(shù)的基準(zhǔn)電壓源。

利用VBE的負(fù)溫度系數(shù)和ΔVBE的正溫度系數(shù)，就可設(shè)計(jì)出零溫度系數(shù)的基準(zhǔn)電壓源。即VBEF=α1VBE+α2(VTln n)。在溫室下?VBE/?T≈－1.5 mV/K，?VT/?T≈+0.087 mV/K，令α1=1，αln n≈17.2時(shí)，可得到零溫度系數(shù)的基準(zhǔn)為

根據(jù)上述理論分析可得到如圖1所示的帶隙基準(zhǔn)電路架構(gòu)圖，其中在M3管的漏極可得到與絕對(duì)溫度成正比(PTAT Proportional to Absolute Temperature)的電流，先進(jìn)行理論推導(dǎo)。首先輸出基準(zhǔn)電壓為

M1、M2和M3采用相同的偏置電壓，可得到相同的導(dǎo)通電流ID，放大器保證M1和M2的漏極電壓相等，得

從式(3)中解出ID帶入式(2)即可得到

根據(jù)上述分析可知，適當(dāng)調(diào)節(jié)晶體管的發(fā)射極面積和電阻大小，即可得到溫度系數(shù)為零的輸出基準(zhǔn)電壓。本文設(shè)計(jì)的帶隙基準(zhǔn)電壓源正是基于此電路構(gòu)架圖而得到的。

圖1 帶隙基準(zhǔn)電路構(gòu)架圖

2 帶隙基準(zhǔn)電壓源電路設(shè)計(jì)

2.1 帶隙基準(zhǔn)核心電路

帶隙基準(zhǔn)核心電路采用一階補(bǔ)償技術(shù)，溫度系數(shù)一般能達(dá)到(10～20)×10－6℃。如圖2所示，為本設(shè)計(jì)的帶隙基準(zhǔn)電壓源的核心電路，圖中用PMOS電流源作為偏置電流，由于MOS管的溝道長(zhǎng)度調(diào)制效應(yīng)會(huì)導(dǎo)致顯著的電源電壓依賴性。為解決這一問(wèn)題，可利用共源共柵結(jié)構(gòu)良好的屏蔽特性，電路中的電流源采用共源共柵結(jié)構(gòu)。同時(shí)為減小運(yùn)放失調(diào)電壓的影響，可采用兩個(gè)三極管級(jí)聯(lián)的結(jié)構(gòu)。運(yùn)算放大器用來(lái)保證N1和N2兩點(diǎn)的電位相等。根據(jù)理論分析可知，適當(dāng)調(diào)整晶體管Q1～Q5的發(fā)射極面積和電阻R1～R5的電阻值，可產(chǎn)生與溫度無(wú)關(guān)的基準(zhǔn)電壓VREF。

圖2 本文設(shè)計(jì)的帶隙基準(zhǔn)核心電路

現(xiàn)在對(duì)圖中參數(shù)進(jìn)行理論推導(dǎo)。首先輸出電壓為

其中，I5為流過(guò)電阻R5的電流。放大器保證了N1和N2的電位相等。即

使用的晶體管Q1和Q2相同，Q3和Q4相同，也就是VBE1=VBE2，VBE3=VBE4，則

可得到

又由于

則

令I(lǐng)2=I5，AE3=nAE1，由式(5)可得

對(duì)VREF對(duì)絕對(duì)溫度T求偏導(dǎo)數(shù)，得

由理論推導(dǎo)可知，當(dāng)

2.2 運(yùn)算放大器

圖2中運(yùn)算放大器的實(shí)際電路如圖3所示，該運(yùn)放電路是由M11～M17組成的二級(jí)運(yùn)算放大器，其中M11～M15組成的差分放大器是一級(jí)放大器，M16和M17組成共源極放大器作為放大器的第二級(jí)。差分放大器的輸出接在M17的柵極。M11為差分放大器提供電流，M12和M13是一對(duì)PMOS差分輸入，M14和M15組成的電流鏡作為有源負(fù)載。電容C1是補(bǔ)償電容，一般取5 pF。

圖3 設(shè)計(jì)的帶隙基準(zhǔn)運(yùn)放電路

二級(jí)放大器的一級(jí)差分放大器的增益為

二級(jí)共源極放大器的增益為

放大器的總增益為

2.3 偏置電路設(shè)計(jì)

如圖4所示，偏置電路為二級(jí)放大器的M11和M16兩管提供偏置電壓Vb。

其中，二級(jí)管連接的PMOS管M19相當(dāng)于電阻，即

圖4 帶隙基準(zhǔn)偏置電路

3 帶隙基準(zhǔn)電壓源的仿真結(jié)果

由圖5可知，當(dāng)溫度在－25～80℃變化時(shí)，輸出基準(zhǔn)電壓在1.249 5～1.250 7 V之間變化，可得其溫度系數(shù)為

滿足設(shè)計(jì)要求。

圖5 基準(zhǔn)電壓源的溫度系數(shù)仿真

由圖6可知，當(dāng)電源電壓在3～5 V之間變化時(shí)，輸出基準(zhǔn)電壓在1.251～1.208 V之間變化，變化范圍在43 mV以內(nèi)，滿足設(shè)計(jì)要求。

圖6 基準(zhǔn)電壓源電壓隨電壓的變化特性

4 結(jié)束語(yǔ)

設(shè)計(jì)了一款帶隙基準(zhǔn)電壓源，在LTspice下畫出原理圖，產(chǎn)生網(wǎng)表后，在Hspice下仿真，結(jié)果表明，溫度系數(shù)為9.14×10－6℃，電源電壓在3～5 V之間變化時(shí)，基準(zhǔn)電壓在43 mV以內(nèi)變化，滿足設(shè)計(jì)要求。

［1］ 拉扎維．模擬CMOS集成電路設(shè)計(jì)［M］．陳貴燦，譯．西安:西安交通大學(xué)出版社，2002．

［2］ 張朵云．高電源抑制CMOS基準(zhǔn)源的設(shè)計(jì)［D］．南京:東南大學(xué)，2006．

［3］ 劉宗福，馬冬冬，趙丹輝．一種高精度低電源電壓帶隙基準(zhǔn)源的設(shè)計(jì)［J］．電子科技，2010，23(11):45－47，54．

［4］ 郭建寧，馮勇建，陳文薌．一種高精度高電源抑制比的帶隙基準(zhǔn)電壓源的設(shè)計(jì)［J］．電子科技，2007，20(3):30－32．

［5］ 賀煒．一款新穎的帶隙基準(zhǔn)電壓源設(shè)計(jì)［J］．電子科技，2010，23(9):25－27．