雷洪濤 張桂花
(1.電子科技大學(xué),四川 成都 611731;2.成都火控技術(shù)中心,四川 成都 610000)
寬帶數(shù)字上變頻器的設(shè)計(jì)與實(shí)現(xiàn)
雷洪濤1張桂花2
(1.電子科技大學(xué),四川 成都 611731;2.成都火控技術(shù)中心,四川 成都 610000)
文章探討了一種利用Matlab和System Generator聯(lián)合設(shè)計(jì)寬帶數(shù)字上變頻器的實(shí)現(xiàn)方法。先利用Matlab自帶的Fdatool工具生成數(shù)字變頻器中濾波器所需要的系數(shù),然后利用Xilinx的設(shè)計(jì)工具System Generator進(jìn)行模塊設(shè)計(jì)和仿真,最后將代碼自動生成,加載到FPGA中進(jìn)行驗(yàn)證。
數(shù)字上變頻;內(nèi)插;半帶濾波器;軟件無線電
RRU(Remote Radio Uint)是現(xiàn)代無線通信基站的重要組成部分。它可將低采樣率的基帶信號通過內(nèi)插提高采樣率,在通過消峰和數(shù)字預(yù)失真(DPD)之后,送到天線口。數(shù)字上變頻器則是RRU的重要模塊之一。傳統(tǒng)的RRU大多采用專用的芯片來實(shí)現(xiàn)數(shù)字上變頻的功能,其優(yōu)點(diǎn)是集成度高,應(yīng)用方便,但是研制周期長,不夠靈活的特點(diǎn)并不符合理想的軟件無線電系統(tǒng),而FPGA則具有高速率、可編程、功耗低等特點(diǎn),并且可以通過快速修改設(shè)計(jì)來適應(yīng)不同的系統(tǒng)和使用環(huán)境,非常適合實(shí)現(xiàn)數(shù)字上變頻器。
本文將利用Xilinx的FPGA和SystemGen軟件和Matlab聯(lián)合開發(fā)基于 TD-LTE制式下單載 20M帶寬的數(shù)字上變頻器(DUC)。這種設(shè)計(jì)不僅能簡化硬件電路,縮短開發(fā)流程,而且由于FPGA的可編程性,可以實(shí)現(xiàn)設(shè)計(jì)的快速修改和移植,降低開發(fā)成本,是現(xiàn)在最為可行的一種設(shè)計(jì)方法。
數(shù)字上變頻器(DUC)實(shí)現(xiàn)了從“復(fù)”基帶(Baseband)信號到“實(shí)”帶通(Passband)信號的轉(zhuǎn)換。因?yàn)閺幕鶐л斎氲膹?fù)基帶信號采樣率相對較低,通常是數(shù)字調(diào)制的符號率,不能滿足射頻發(fā)射的要求。所以通?;鶐盘栆?jīng)過濾波和內(nèi)插,然后被轉(zhuǎn)換成一個(gè)更高的采樣率,從而調(diào)制到 NCO的中頻載波頻率。由于 LTE下行多采用零中頻的方案,因此不需要NCO進(jìn)行混頻,只需要進(jìn)行濾波和內(nèi)插。3GPP標(biāo)準(zhǔn)規(guī)定LTE 單載波20M帶寬的基帶采樣率為30.72Msps,因此需要進(jìn)行3倍內(nèi)插使得采樣率達(dá)到92.16Msps,然后送到DAC進(jìn)行模擬轉(zhuǎn)換。本文將完成一個(gè)TDD-LTE制式單載波20M帶寬的寬帶無線數(shù)字上變頻器的設(shè)計(jì),其設(shè)計(jì)思路如圖1所示。
圖1 數(shù)字上變頻器設(shè)計(jì)方案
DUC提供了頻譜整型和提高采樣率的功能,它的設(shè)計(jì)必須滿足3GPP的標(biāo)準(zhǔn)和要求。不僅要滿足20M的寬帶要求,而且還要實(shí)現(xiàn)采樣率的3倍提高,具體指標(biāo)如表1 所示。
表1 DUC設(shè)計(jì)要求
數(shù)字上變頻器的濾波器分為通道濾波器和內(nèi)插濾波器兩種,通道濾波器完成基帶信號的頻譜整型,通常由FIR實(shí)現(xiàn)。內(nèi)插濾波器完成信號采樣率變換和濾波功能,可以用半帶濾波器來實(shí)現(xiàn)。
基帶信號首先要通過通道濾波器使得帶外功率滿足頻譜限制要求。因?yàn)長TE基帶信號基于OFDM調(diào)制方式,輸入到通道濾波器的信號功率譜密度(PSD)從占用信號的帶寬邊緣開始已經(jīng)有了自然的衰減。但是由于原始基帶信號只有大約40db的帶外抑制,因此需要通道濾波器將它的帶外抑制達(dá)到80db。
我們使用Matlab的Fdatool工具來進(jìn)行濾波器系數(shù)的設(shè)計(jì),可以很直觀和方便的生成我們所需要的系數(shù),通道濾波器的參數(shù)設(shè)計(jì)如下圖所示:
圖2 通道濾波器設(shè)計(jì)參數(shù)
信號在經(jīng)過通道濾波器之后,需要進(jìn)行內(nèi)插來實(shí)現(xiàn)采樣率的提高。半帶濾波器可以很好的實(shí)現(xiàn)這個(gè)功能。半帶濾波器是一種FIR濾波器,它的傳輸區(qū)域位于采樣率的1/4的地方。它的通帶截止點(diǎn)和阻帶開始點(diǎn)都位于1/4采樣率的兩側(cè)。
半帶濾波器的沖擊響應(yīng)除了零點(diǎn)不為零之外,在其他的偶數(shù)點(diǎn)全為零,所以用半帶濾波器來實(shí)現(xiàn)采樣率的變換時(shí),只需要一半的計(jì)算量,有很高的計(jì)算效率,可以節(jié)省硬件資源的開銷。
同樣,我們使用Matlab的Fdatool功具來進(jìn)行半帶濾波器的系數(shù)設(shè)計(jì)。
圖3 半帶濾波器設(shè)計(jì)參數(shù)
圖4展示的是SystemGenerator的設(shè)計(jì)框圖。除了通道濾波器和半帶濾波器之外,還有一個(gè)增益控制模塊,可以對DUC內(nèi)部的增益進(jìn)行控制,使得通過DUC的信號增益約為0db。本設(shè)計(jì)采用的時(shí)鐘是 184.32Mhz,是輸入采樣率 30.72Msps的6倍,輸出采樣率92.16Msps的2倍,因此可以進(jìn)行時(shí)鐘的復(fù)用,以節(jié)省FPGA內(nèi)部的DSP資源。
圖4 System Generator 實(shí)現(xiàn)頂層框圖
表2中所示的是System Generator所調(diào)用的FIR模塊的參數(shù)設(shè)置。由于Xilinx的System Generator工具已經(jīng)對濾波器進(jìn)行了集成,因此只需要在圖形界面中對參數(shù)進(jìn)行設(shè)置即可。
表2 System Generator 中FIR濾波器模塊參數(shù)設(shè)置
本設(shè)計(jì)使用的FPGA器件:Xilinx xc6vlx130t ,實(shí)現(xiàn)工具:ISE 11.4 工具軟件和System Generator 11.4.本設(shè)計(jì)使用的時(shí)鐘為184.32Mhz,本設(shè)計(jì)需要的資源占FPGA資源情況如下表所示。
表3 數(shù)字上變頻器資源占用表
Matlab仿真實(shí)驗(yàn)結(jié)果如下:
圖5 Matlab仿真結(jié)果圖
本論文完成了一個(gè)基于TDD-LTE制式的單載波20M數(shù)字上變頻器的設(shè)計(jì),使用了Matlab和Xilinx System Generator工具進(jìn)行聯(lián)合設(shè)計(jì)。本設(shè)計(jì)不僅能夠滿足設(shè)計(jì)要求,而且占用的FPGA資源也比較節(jié)省,降低了成本。該設(shè)計(jì)的實(shí)驗(yàn)結(jié)果已經(jīng)證明了設(shè)計(jì)的實(shí)用性和可行性,并且在產(chǎn)品上實(shí)現(xiàn)了應(yīng)用。
[1]裴志軍.多速率窄帶數(shù)字濾波器中半帶濾波器的優(yōu)化設(shè)計(jì)[J].天津工程師范學(xué)院學(xué)報(bào),vol,16 No.2,2006.
[2]Wang Wei,Zeng Yifang,Yan Yang .Efficient Wireless Digital Up Converters Design Using System Generator[J], ICSP2008.
[3]Xilinx Corp.,System Generator for DSP User Guide[K]. 2008.
[4]楊小牛,樓才義,徐建良.軟件無線電技術(shù)與應(yīng)用[M].北京:北京理工大學(xué)出版社,2010.
TP311.5
A
1008-1151(2011)04-0011-02
2011-01-17
雷洪濤(1984-),男,電子科技大學(xué)碩士研究生,研究方向?yàn)檐浖o線電、SOC片上系統(tǒng);張桂花(1982-),女,成都火控技術(shù)中心助理工程師,研究方向?yàn)檐浖o線電、圖形圖像及多媒體技術(shù)、軟件工程。