薛旭成，李洪法，郭永飛

(中國科學(xué)院長春光學(xué)精密機械與物理研究所，吉林長春130033)

1 引言

電荷耦合器件(CCD)由于具有低噪聲、寬動態(tài)范圍以及線性響應(yīng)等優(yōu)點，在成像領(lǐng)域獲得了廣泛的應(yīng)用。使用CCD成像系統(tǒng)時，需要成像電路的支持。成像電路主要包括CCD時序產(chǎn)生及驅(qū)動電路、CCD視頻信號放大電路、CCD視頻信號相關(guān)雙采樣電路以及模數(shù)轉(zhuǎn)換電路等。其中CCD驅(qū)動電路驅(qū)動電容性負(fù)載，會導(dǎo)致瞬態(tài)大電流的產(chǎn)生，而此電流會成為一種干擾源。模數(shù)轉(zhuǎn)換電路是模擬域和數(shù)字域的轉(zhuǎn)換電路。因此，CCD成像電路是一個復(fù)雜的模數(shù)信號混合電路系統(tǒng)。如果設(shè)計中不采取抗串?dāng)_技術(shù)，CCD驅(qū)動信號和數(shù)字電路信號會對CCD視頻模擬信號產(chǎn)生串?dāng)_，在高速情況下這種串?dāng)_會更加嚴(yán)重。此外，為了實現(xiàn)高速成像，CCD往往采用多個視頻抽頭并行輸出技術(shù)，每個抽頭都需要相應(yīng)的處理電路，這樣成像電路又是一個多通道并行處理系統(tǒng)，這些通道間也會產(chǎn)生相互串?dāng)_。串?dāng)_的產(chǎn)生主要是由于印刷電路板(Print Circuit Board，PCB)的設(shè)計不合理，這種現(xiàn)象在調(diào)試階段才會發(fā)現(xiàn)，此時PCB已經(jīng)加工完成，難以修改，重新設(shè)計又會增加產(chǎn)品的成本，使產(chǎn)品不能按期完成，因此，在設(shè)計階段就要對串?dāng)_現(xiàn)象進行研究，并采取有效措施防止串?dāng)_的產(chǎn)生。

國內(nèi)外相關(guān)技術(shù)人員對串?dāng)_問題已經(jīng)進行了大量的研究。如，哈勃望遠(yuǎn)鏡上WF/PC I相機出現(xiàn)的串?dāng)_問題，其等效噪聲電子數(shù)達(dá)100e-。為了解決它的定位，花費了近一年的時間。最后，是在采樣和模數(shù)轉(zhuǎn)換時采用集總參數(shù)電路的方法禁止時鐘并屏蔽復(fù)位信號及視頻信號線來降低串?dāng)_［1］。文獻［2-4］對信號在PCB中的傳輸進行了分析建模，解決了信號完整性問題。文獻［5-6］分析了傳輸線間相互串?dāng)_的傳輸線模型。文獻［7］則采用信號處理的方法識別串?dāng)_信號的頻率。本文應(yīng)用相鄰走線的傳輸線模型和電源接地的開關(guān)噪聲模型具體分析了CCD成像系統(tǒng)的串?dāng)_，并研究了相應(yīng)的抗串?dāng)_技術(shù)。

2 CCD成像電路串?dāng)_模型

為了解決串?dāng)_問題，需要研究串?dāng)_產(chǎn)生的原因。如果PCB上的走線是理想的導(dǎo)線，那么電路就不會發(fā)生串?dāng)_。理想的導(dǎo)線包含兩方面內(nèi)容：一是指信號在導(dǎo)線上的傳輸不需要時間;二是指導(dǎo)線的電阻、電感以及電容都是零。信號在導(dǎo)線上的傳輸不需要時間表明導(dǎo)線上的各點電壓在同一時刻是相同的，也就是說導(dǎo)線可以認(rèn)為是一點，這是基爾霍夫電路理論的假設(shè)。由于導(dǎo)線的各點電壓相同，因此，電路理論中信號只是時間的函數(shù)而不是空間的函數(shù)。實際上由麥克斯韋方程組描述的電磁理論才是準(zhǔn)確的物理定律?；鶢柣舴螂娐防碚撚捎诤雎粤诵盘栯S空間的變化，因此只是低頻近似理論。當(dāng)電路工作頻率提高時，信號就會出現(xiàn)反射等現(xiàn)象，此時需要用基于電磁理論的傳輸線理論來進行分析。此外，在高頻下PCB走線的電阻、電感以及電容也不能忽略。電感和電容還包括和其它PCB走線間的互感和互容。這些由PCB走線非理想導(dǎo)致的電阻、電感和電容現(xiàn)象稱為寄生現(xiàn)象。寄生現(xiàn)象導(dǎo)致了信號線被其他走線通過互容和互感方式進行干擾，信號反射等現(xiàn)象則進一步使串?dāng)_加重。此外，電路間共用電源和地線也會導(dǎo)致由公共阻抗產(chǎn)生的串?dāng)_。

圖1 相鄰走線的等效傳輸線模型Fig.1 Transmission line model of two close routes

CCD成像電路中，PCB走線主要包括CCD視頻信號走線、CCD驅(qū)動走線、數(shù)字電路走線等。不管這些走線是什么類型，當(dāng)靠近信號走線時，都有可能對信號走線構(gòu)成干擾。這時串?dāng)_的模型可以看成是PCB上相鄰的兩條走線，一條為干擾線，另一條為被干擾線。根據(jù)傳輸線理論可知，在被干擾線的兩端測得的干擾電壓是不同的，距離源端最近的一端為近端，而離源端最遠(yuǎn)的一端為遠(yuǎn)端，如圖1所示。

可以用互容和互感組成的電路模型來描述耦合。圖2為串?dāng)_模型等效電路。由于互容和互感都與長度成比例，所以這里使用單位長度互容CmL和單位長度互感LmL。

圖2 互容互感耦合電路模型Fig.2 Couple circuit model of mutual capacitance and mutual inductance

當(dāng)信號沿著干擾線傳播時，其通過互容和互感作用到達(dá)被干擾線上。然而，只有在信號變化的區(qū)域互容和互感才能干擾被干擾線［8］。那么通過互容產(chǎn)生的干擾電流為：

式中：Cm表示干擾信號上升沿在走線中延伸長度對應(yīng)的總電容，V表示干擾信號電壓，Δx表示干擾信號上升沿在走線中延伸的長度，tr表示干擾信號上升沿時間，v表示干擾信號的傳播速度。通過互感產(chǎn)生的干擾電壓為：

式中：Lm表示干擾信號上升沿在走線中延伸長度對應(yīng)的總電感，I表示干擾信號電流。干擾信號的傳播速度為：

式中，Z為每條走線的特性阻抗。通過互容產(chǎn)生的干擾電流流到近端的大小為：

通過互容產(chǎn)生的干擾電流流到遠(yuǎn)端的大小為：

《水利工程代碼編制規(guī)范》（SL 213—2012）在原有標(biāo)準(zhǔn)《水利工程基礎(chǔ)信息代碼編制規(guī)定》（SL 213—98）基礎(chǔ)上，進行了幾方面修訂：一是將標(biāo)準(zhǔn)名稱由“水利工程基礎(chǔ)信息代碼編制規(guī)定”更改為“水利工程代碼編制規(guī)范”。二是在技術(shù)內(nèi)容上，調(diào)整了河流代碼的編碼規(guī)則；調(diào)整了堤防代碼的編碼規(guī)則；調(diào)整了灌區(qū)和水土保持工程的分類碼；修改了湖泊代碼的編碼規(guī)則；修改了水文測站代碼的編碼規(guī)則；修改了穿堤建筑物的編碼規(guī)則；將墑情測站代碼、地下水觀測井站代碼歸入水文測站代碼；將發(fā)電工程代碼更改為水力發(fā)電工程代碼，并修改了編碼規(guī)則等。

式中，Len為干擾走線總長度。通過互感產(chǎn)生的干擾電壓在近端大小為：

通過互感產(chǎn)生的干擾電壓在遠(yuǎn)端大小為：

由式(3)，(4)，(6)可得近端串?dāng)_系數(shù)為：

同樣由式(3)，(5)，(7)可得遠(yuǎn)端串?dāng)_系數(shù)為：

下面分析電源和地線對串?dāng)_的影響。由于電源和地線不是理想的導(dǎo)線，因此，會通過電源和地線的公共阻抗產(chǎn)生串?dāng)_。圖3為電源和接地的開關(guān)噪聲模型。電源和接地的寄生成分主要是電感，用Lp表示電源等效電感，Ld表示接地電感。當(dāng)通道1電路中有變化的電流dI/dt時，就會導(dǎo)致A點電壓的波動：

圖3 電源接地的開關(guān)噪聲模型Fig.3 Switch noise model of power supply and ground

從而影響其它通道的供電電壓產(chǎn)生串?dāng)_。同樣B點也會產(chǎn)生電壓波動，從而產(chǎn)生串?dāng)_。

3 CCD成像電路抗串?dāng)_技術(shù)

對上述串?dāng)_模型進行分析，可以得到相應(yīng)的有效抗串?dāng)_措施。

3.1 特性阻抗控制和端接技術(shù)

端接方案如圖4所示?？梢栽谠炊硕私?，也可以在接收端端接。對于數(shù)字信號，為了降低功耗可以只在源端端接，而對于模擬信號，則在源端和接收端都進行端接，使反射降至最低。

圖4 傳輸線端接方案Fig.4 Termination scheme for transmission line

3.2 帶狀線及防護布線隔離技術(shù)

在PCB走線中有兩種常用且重要的走線方式，即微帶線和帶狀線［9］。微帶線是指走線下面為PCB介質(zhì)，參考平面上面為空氣，即PCB的外層走線，如圖5(a)所示。帶狀線為走線被PCB介質(zhì)包圍，上下都是參考平面，如圖5(b)所示。從下面分析可以看出，相鄰的帶狀線不存在遠(yuǎn)端串?dāng)_。

圖5 微帶線和帶狀線結(jié)構(gòu)Fig.5 Structures of mircrostrip and stripline

兩條相鄰的走線可以支持偶模和奇模兩種模態(tài)的傳輸。偶模的兩條走線傳輸同相位的信號，奇模則傳輸反相位的信號。偶模的單位長度傳輸延時為：

奇模的單位長度傳輸延時則為：

而信號單位長度傳輸延時可表示為：

式中：εr為有效介電常數(shù)，c為光速。由于微帶線暴露在空氣中，其偶模和奇模的有效介電常數(shù)是不同的，而帶狀線則是相同的。即帶狀線的偶模和奇模傳輸延時相同，得到：

即：

根據(jù)式(9)可得遠(yuǎn)端串?dāng)_系數(shù)為零。實際上，即使是帶狀線，介質(zhì)材料也不可能完全同質(zhì)，所以介電常數(shù)總有一些變化，這種介質(zhì)分布不均勻?qū)⒁疬h(yuǎn)端噪聲。為此，可以在帶狀線間加入接地走線形成防護走線，進一步降低串?dāng)_。對于CCD視頻信號，采用帶狀線并使用防護布線進行隔離將大幅度降低串?dāng)_。

3.3 電源隔離及去耦技術(shù)

CCD視頻信號串?dāng)_的另外一個原因是共用電源，為此，需對多通道電源供電進行隔離設(shè)計。如圖6所示，每個通道的電源入口都采用去耦濾波設(shè)計。Ld為磁珠，在工作頻率要有足夠高的阻抗。電容Cb和Cd則根據(jù)電路的工作頻率選擇參數(shù)，具體實現(xiàn)時還要使用多個電容并聯(lián)以減少寄生電感。

圖6 電源隔離設(shè)計Fig.6 Design of isolation of power supply

如圖7所示，采用多個過孔連接方法對去耦電容布線［10］，這種方法可以把寄生電感減少到0.4 nH。

圖7 去耦電容布線方法Fig.7 Routing method of decoupling capacitor

3.4 統(tǒng)一地平面技術(shù)

為了防止數(shù)字電路對模擬電路造成干擾，應(yīng)對模擬電路和數(shù)字電路進行分區(qū)布局，但采用統(tǒng)一的地平面［11］，不能讓走線跨越分割的地平面。如圖8所示，黑色的粗線為PCB走線，當(dāng)它跨越分割的地平面時，返回電流要按照最低電感的路徑返回，如虛線所示。這樣返回路徑和沒有分割地平面相比電感大了很多，因此，會造成地平面電壓的波動，形成地彈，從而影響信號。

圖8 地平面分割Fig.8 Partition of ground plane

4 實驗結(jié)果

圖9為一個串?dāng)_較嚴(yán)重的CCD成像電路的PCB及其成像結(jié)果。圖9(a)所示為CCD視頻信號走線，由于是微帶線且走線距離很近，因此，串?dāng)_較嚴(yán)重。圖9(b)為該CCD相鄰兩個通道的成像圖像，可以看出存在著明顯的相互串?dāng)_現(xiàn)象。

圖9 存在串?dāng)_的成像電路PCB及串?dāng)_圖像Fig.9 PCB of crosstalk imaging circuit and crosstalk image

采用上述抗串?dāng)_技術(shù)對該CCD成像電路進行了重新設(shè)計，視頻信號走線采用具有防護走線的帶狀線。對新的成像電路進行了PCB走線特性阻抗的控制和端接，電源進行了隔離設(shè)計，采用統(tǒng)一的地平面。圖10(a)為新的成像電路的成像圖像，可以看出串?dāng)_已經(jīng)消除。圖10(b)為測試通道隔離度的串?dāng)_圖像。實驗中把一個通道的視頻輸入接地并設(shè)置偏置，研究另外一個圖像通道對其的影響。由于輸入接地的通道沒有串?dāng)_產(chǎn)生，圖像為10 bit，因此，通道隔離度大于60 dB。

圖10 新系統(tǒng)的成像及串?dāng)_測試圖像Fig.10 Imaging of new system and crosstalk test image

5 結(jié)論

CCD成像電路系統(tǒng)是個多通道并行處理模數(shù)混合信號系統(tǒng)。由于電路工作頻率高，如果在設(shè)計中對抗串?dāng)_措施不給予充分重視，信號通道間極易發(fā)生串?dāng)_現(xiàn)象，且驅(qū)動信號和數(shù)字信號也會干擾模擬信號，從而使圖像質(zhì)量下降。本文通過對串?dāng)_機理的分析，給出了有效的抗串?dāng)_措施，所有的模擬和數(shù)字信號線都采用特性阻抗控制技術(shù)和端接技術(shù)，避免了信號自身的反射對信號質(zhì)量的影響。對多通道的CCD視頻信號采用帶狀線而非微帶線并使用防護布線進行隔離。對多通道的電源供電進行了隔離設(shè)計，并采取有效的去耦電容布線方法降低寄生電感，從而避免了由電源公共阻抗引起的串?dāng)_。采用統(tǒng)一的地平面對模擬電路和數(shù)字電路進行分區(qū)布局，避免了地彈對信號的影響。采取上述技術(shù)，避免了串?dāng)_的發(fā)生，通道隔離度大于60 dB，保證了圖像的質(zhì)量。

［1］ JANESICK J R.Scientific Charge-Coupled Devices［M］.Bellingham：SPIE Press，2001：714-715.

［2］ SHARMA R，CHAKRAVARTY T，BHATTACHARYYA A B.Analytical model for optimum signal integrity in PCB interconnects using ground tracks［J］.IEEE T．Electromagn．C．，2009，51(1)：67-77.

［3］ SCHUSTER C，F(xiàn)ICHTNER W.Parasitic modes on printed circuit boards and their effects on EMC and signal integrity［J］.IEEE T．Electromagn．C．，2001，43(4)：416-425.

［4］ 劉學(xué)觀，江盼盼，郭輝萍，等.高速數(shù)字信號在PCB中的傳輸特性分析［J］.電波科學(xué)學(xué)報，2009，24(3)：498-500.LIU X G，WANG P P，GUO H P，et al.Transmission characteristics of high-speed digital signal in PCB［J］.Chinese J．Radio Sci．，2009，24(3)：498-500.(in Chinese)

［5］ 董剛，楊楊，柴常春，等.考慮工藝波動的兩相鄰耦合RC互連串?dāng)_噪聲估計［J］.西安電子科技大學(xué)學(xué)報，2010，37(6)：1082-1087.DONG G，YANG Y，CAI CH C，et al..Crosstalk noise estimation of two adjacent RC interconnects with process variations［J］.J．Xidian University，2010，37(6)：1082-1087.(in Chinese)

［6］ 安靜，武俊峰，吳一輝.防護帶結(jié)構(gòu)參數(shù)對耦合微帶線間串?dāng)_的影響［J］.武漢理工大學(xué)學(xué)報，2010，32(23)：81-84.AN J，WU J F，WU Y H.Influence of the structural parameters of via fences on reducing the crosstalk between coupled microstrip lines［J］.J．Wuhan University Technol，，2010，32(23)：81-84.(in Chinese)

［7］ 丁愛萍，金建剛，孫士保.小波函數(shù)在識別PCB串?dāng)_信號頻率中的應(yīng)用［J］.微電子學(xué)與計算機，2010，27(7)：146-148.DING A P，JIN J G，SUN SH B.Applications of wavelet functions in recognizing PCB crosstalk signal frequency［J］.Microelectronics Computer，2010，27(7)：146-148.(in Chinese)

［8］ BOGATIN E.Signal Integrity-Simplified［M］.Englewood Cliff，NJ：Prentice Hall，2003.

［9］ BROOKS D.Signal Integrity Issues and Printed Circuit Board Design［M］.Englewood Cliff，NJ：Prentice Hall，2003.

［10］ OTT H W.Electromagnetic Compatibility Engineering［M］.Hoboken，NJ：John Wiley ＆ Sons，Inc.，2009.

［11］ PAOLETTI U，HISAKADO T，WADA O.Analytical calculation of the point-to-point partial inductance of a perfect ground plane［C］.IEEE Workshop on Signal Propagation on Interconnects，Genova，Italy，13-16 May，2007：217-220.