蔡 林 許麗芬

（廣東正業(yè)科技股份有限公司，廣東 東莞 523808）

PCB板內(nèi)阻抗測(cè)試需求與技術(shù)

蔡 林 許麗芬

（廣東正業(yè)科技股份有限公司，廣東 東莞 523808）

文章介紹了當(dāng)前PCB板內(nèi)阻抗測(cè)試需求的原因和趨勢(shì)，同時(shí)對(duì)其測(cè)試技術(shù)進(jìn)行講解和普及，可提高PCB企業(yè)了解板內(nèi)阻抗測(cè)試技術(shù)和發(fā)展趨勢(shì)，為解決阻抗板在生產(chǎn)與測(cè)試中存在的問題做理論和技術(shù)支持。

板內(nèi)阻抗；差分阻抗；阻抗測(cè)試

1 前言

PCB板內(nèi)阻抗指成品板內(nèi)跡線的真實(shí)阻抗（圖1），與傳統(tǒng)的附連板（附連板）阻抗條不是一個(gè)概念。由于板內(nèi)阻抗線與附連板阻抗線存在走線間距、走線寬度、走線所處環(huán)境、走線所處位置以及設(shè)計(jì)誤差等都會(huì)導(dǎo)致板內(nèi)真實(shí)阻抗與附連板阻抗存在差異。然而隨著當(dāng)前線路板朝高密度、高多層、小體積的方向發(fā)展，客戶對(duì)阻抗控制要求越來(lái)越嚴(yán)格，控制精度要求也越來(lái)越高。這種板內(nèi)阻抗與附連板阻抗存在的偏差可能會(huì)使高端客戶難以接受，因此越來(lái)越多的客戶要求PCB廠家提供真實(shí)的板內(nèi)阻抗。

圖1 板內(nèi)阻抗與附連板示意圖

2 板內(nèi)阻抗與附連板存在的差異與問題

2.1 板內(nèi)阻抗線與附連板走線物理上的差別

從圖2舉例PCB我們可以看到附連板與真實(shí)板內(nèi)阻抗線之間的差別。

圖2 板內(nèi)阻抗與附連板

（1）雖然走線間距、走線寬度是一致的，但是附連板測(cè)試點(diǎn)的間距固定為2.54 mm（為滿足測(cè)試探針間距），而板內(nèi)真實(shí)走線的末端（即印制插頭）間距是可變的，隨著QFP、PLCC、BGA封裝的出現(xiàn)，一些芯片的引腳間距都遠(yuǎn)小于2.54 mm（即附連板測(cè)試點(diǎn)的間距）間距。

（2）附連板走線是理想的直線，而板內(nèi)真實(shí)走線往往是彎曲的、多樣的。PCB設(shè)計(jì)人員和生產(chǎn)人員很容易將附連板的走線理想化，但是PCB上的真實(shí)走線則會(huì)因?yàn)楦鞣N各樣的因素導(dǎo)致走線不規(guī)則化。

（3）附連板和板內(nèi)真實(shí)走線在整個(gè)PCB上的位置不同。附連板都位于PCB板中間或邊沿，在PCB出廠時(shí)往往會(huì)被生產(chǎn)商去掉。而板內(nèi)真實(shí)走線的位置則是多樣的，有的在靠近板子的邊沿，有的位于板子的中央等。

（4）板內(nèi)阻抗走線周圍一般分布著過(guò)孔、焊盤、屏蔽層等，而附連板走線周圍環(huán)境都比較單一。

由此可見，板內(nèi)阻抗線與附連板走線存在著差異，其差異也帶來(lái)了阻抗測(cè)試值的差異。

2.2 阻抗測(cè)試值的影響

（1）附連板測(cè)試點(diǎn)間距附連板走線的間距不同，會(huì)導(dǎo)致測(cè)試點(diǎn)與走線之間帶來(lái)阻抗不連續(xù)。而PCB板內(nèi)的真實(shí)差分走線末端（即芯片的引腳）間距往往是與走線間距相等或者非常相近的。由此會(huì)帶來(lái)阻抗測(cè)試結(jié)果的不同。

（2）彎曲的走線與理想的走線所反映出來(lái)的阻抗變化是不一致的。在走線彎曲轉(zhuǎn)折的地方特征阻抗往往是不連續(xù)的，而附連板的理想化走線則不能反映由于走線彎曲所帶來(lái)的阻抗不連續(xù)現(xiàn)象。

（3）附連板與真實(shí)的走線在PCB上的位置不同。目前的PCB都采用多層走線的設(shè)計(jì)，在生產(chǎn)時(shí)需要經(jīng)過(guò)壓制。當(dāng)PCB壓制時(shí)，板子不同的位置所受到的壓力不可能做到一致，不同位置的介質(zhì)層厚度有差異，這樣制成的PCB在不同的位置上介電常數(shù)往往不相同，特征阻抗也當(dāng)然不同。

（4）板內(nèi)阻抗受其周圍的過(guò)孔、焊盤、屏蔽層等影響反映出來(lái)的阻抗是不連續(xù)的，而附連板因走線環(huán)境單一，不能反映阻抗真實(shí)變化情況。

可見附連板反映的阻抗值是不能完全反映PCB板內(nèi)真實(shí)走線的真實(shí)特征阻抗的。

2.3 測(cè)試對(duì)比

2.3.1 測(cè)試環(huán)境

測(cè)試環(huán)境溫度：23 ℃；濕度：55%RH；測(cè)試板（中間板內(nèi)阻抗線、邊緣附連板阻抗線）

2.3.2 測(cè)試波形對(duì)比（圖3、圖4）

圖3 附連板測(cè)試波形

圖4 板內(nèi)測(cè)試波形

2.3.3 測(cè)試數(shù)據(jù)對(duì)比（表1）

表1 附連板與板內(nèi)阻抗測(cè)試數(shù)值對(duì)比

從圖4、圖5以及表1數(shù)據(jù)來(lái)看，板內(nèi)阻抗與附連板阻抗波形雖然差異不大，但測(cè)試數(shù)值卻存在偏差，偏差數(shù)值的大小與測(cè)試板的不同而不同。

3 板內(nèi)阻抗測(cè)試需求與阻礙

3.1 板內(nèi)阻抗測(cè)試需求

（1）隨著當(dāng)前線路板朝高密度、高多層、小體積的方向發(fā)展，客戶對(duì)阻抗控制要求越來(lái)越嚴(yán)格，控制精度要求也越來(lái)越高，例如精度要求小于± 5%。板內(nèi)阻抗與附連板阻抗存在的偏差可能會(huì)超出控制精度要求，而且控制精度要求越高，采用附連板評(píng)估阻抗的風(fēng)險(xiǎn)就越大。

（2）無(wú)論是PCB的生產(chǎn)商還是高速電路設(shè)計(jì)者、制造者都希望能對(duì)PCB板內(nèi)的真實(shí)高速差分走線直接進(jìn)行TDR測(cè)試，獲得最準(zhǔn)確的特征阻抗信息。

3.2 板內(nèi)阻抗測(cè)試的阻礙

阻礙板內(nèi)阻抗測(cè)試的主要原因有以下兩個(gè)：

（1）難以找到差分TDR探頭的接地點(diǎn)，高速PCB設(shè)計(jì)人員不會(huì)在設(shè)計(jì)高速差分走線時(shí)在走線的末端（即芯片引腳）附近放置固定間距的接地點(diǎn)。

（2）差分走線的末端（即芯片的引腳或金手指或焊盤）間距是多變的，必需要一個(gè)間距可調(diào)的差分探頭來(lái)實(shí)現(xiàn)探測(cè)。

4 板內(nèi)阻抗測(cè)試技術(shù)

4.1 TDR的基本原理

階躍脈沖發(fā)生器發(fā)出一個(gè)快上升沿的階躍脈沖。同時(shí)接收模塊采集反射信號(hào)的時(shí)域波形。如果被測(cè)件的阻抗是連續(xù)的，則信號(hào)沒有反射，如果有阻抗的變化，就會(huì)有信號(hào)反射回來(lái)。根據(jù)反射回波的時(shí)間可以判斷阻抗不連續(xù)點(diǎn)距接收端的距離， 根據(jù)反射回來(lái)的幅度可以判斷相應(yīng)點(diǎn)的阻抗變化。

圖5 TDR原理示意圖

4.2 常用阻抗模型（圖6、圖7）

圖6 奇模和偶模阻抗

圖7 差分和共模阻抗

對(duì)于比較常見的差分阻抗來(lái)說(shuō)，測(cè)試中只需要2個(gè)幅度相同、方向相反的階躍信號(hào)即可，不需要接地，其采用的是虛擬接地，支持這種板內(nèi)差分阻抗測(cè)試的阻抗機(jī)型有泰克、安捷倫和愛思達(dá)。其它類型阻抗必須接地。

4.3 虛擬地的原理（圖8）

由于差分走線和差分信號(hào)是平衡的，差分信號(hào)的中心電壓點(diǎn)和地平面是等電勢(shì)的，因此在使用差分階躍信號(hào)進(jìn)行差分TDR測(cè)試時(shí)，只要保證探針A和探針B共地，即無(wú)需與DUT之間接地。

圖8 虛擬地原理

需要注意的是：探針A和探針B必須要共地，如圖9是可調(diào)探頭的共地圖。

圖9 泰克、安捷倫、愛思達(dá)可調(diào)共地探頭

由圖7可知，探針A和探針B需要完好共地，如果共地不良或共地連接線斷掉都不能進(jìn)行測(cè)試，測(cè)試前必須認(rèn)真檢查共地是否良好。

4.3 板內(nèi)阻抗測(cè)試注意事項(xiàng)

（1）所選用的特性阻抗測(cè)試儀必須支持板內(nèi)阻抗測(cè)試功能。

（2）需配備可調(diào)探頭，可調(diào)間距一般要求在0.5 mm ～3 mm之間，可滿足不同測(cè)試點(diǎn)的需求。

（3）差分測(cè)試前必須檢測(cè)信號(hào)針是否良好共地。

（4）間距過(guò)小的測(cè)試過(guò)程中探針與測(cè)試點(diǎn)必須穩(wěn)定接觸。

5 總結(jié)

通過(guò)以上論述和測(cè)試對(duì)比，結(jié)論概括如下：

（1）附連板與板內(nèi)阻抗測(cè)試值存在偏差，這種偏差主要由阻抗線的走線環(huán)境、位置、工藝有關(guān)。

（2）板內(nèi)差分阻抗測(cè)試采用虛擬地原理，有效避免了測(cè)試中尋找接地點(diǎn)，2個(gè)信號(hào)針就可以完成差分阻抗測(cè)試。

［1］IPC-TM-650 阻抗測(cè)試標(biāo)準(zhǔn)及方法

蔡林，時(shí)域反射（TDR）技術(shù)總工，主要負(fù)責(zé)特性阻抗測(cè)試儀產(chǎn)品的研發(fā)工作。

PCB internal impedance test requirements and technology

CAI Lin XU Li-fen

This paper introduces the reason and trend of the current PCB internal impedance test requirement. At the same time， this paper carries on the explanation and popularization of the test impedance technology， which can help the PCB enterprises to solve the production and testing of impedance board problem existed.

PCB Internal Impedance； Differential Impedance； Impedance Test

TN41

A

1009-0096（2015）11-0048-03