崔佩佩，何 強(qiáng)，韓壯志，尚朝軒，姚 齊

（1.軍械工程學(xué)院光學(xué)與電子工程系，河北石家莊 050003；2.77538部隊(duì)，西藏拉薩 850000）

基于Lab VIEW FPGA模塊的雷達(dá)模擬回波多普勒頻移調(diào)制

崔佩佩1，何 強(qiáng)1，韓壯志1，尚朝軒1，姚 齊2

（1.軍械工程學(xué)院光學(xué)與電子工程系，河北石家莊 050003；2.77538部隊(duì)，西藏拉薩 850000）

目標(biāo)回波的多普勒信息反映了目標(biāo)與雷達(dá)之間的相對(duì)運(yùn)動(dòng)情況，多普勒頻移的調(diào)制是雷達(dá)回波信號(hào)模擬的重要內(nèi)容。利用Lab VIEW FPGA模塊可以用圖形化的編程編譯FPGA，給出了一種多普勒頻移調(diào)制的方法，先利用Lab VIEW FPGA模塊生成帶有多普勒頻移的零中頻信號(hào)，再上變頻到需要的頻率。實(shí)驗(yàn)結(jié)果表明，這種方法有效、可行，同時(shí)該方法還可以大大縮短系統(tǒng)開發(fā)時(shí)間。

雷達(dá)回波模擬；多普勒頻移；Lab VIEW FPGA模塊

雷達(dá)信號(hào)模擬器在現(xiàn)代雷達(dá)系統(tǒng)的研制、調(diào)試以及日常的維修檢測(cè)中得到越來越多的應(yīng)用，利用雷達(dá)回波模擬信號(hào)可有效地對(duì)雷達(dá)接收系統(tǒng)進(jìn)行測(cè)試，多普勒頻移調(diào)制是雷達(dá)回波信號(hào)模擬的重要內(nèi)容。對(duì)多普勒頻移的模擬使用較多的方法是應(yīng)用直接頻率合成（DDS）技術(shù)［1－3］，該技術(shù)雖然具有頻率分辨率高、控制靈活等優(yōu)點(diǎn)［4］，但也存在一些不能忽視的缺點(diǎn)，如，輸出信號(hào)的頻譜雜散比較大［5］，大量的雜散譜線使得濾波器設(shè)計(jì)十分困難等。

筆者借助NI公司的PXIe-5641R中頻收發(fā)卡，利用Lab VIEW FPGA模塊圖形化的編程，可以對(duì)FPGA進(jìn)行快速地配置的特點(diǎn)，提出了一種雷達(dá)模擬回波多普勒頻移調(diào)制的新方法。該方法根據(jù)信號(hào)模型，使用Lab VIEW FPGA模塊在FPGA上定義圖形化的程序，直接生成帶有多普勒頻移的模擬雷達(dá)信號(hào)。此方法利用FPGA強(qiáng)大的計(jì)算能力直接生成零中頻信號(hào)，其輸出信號(hào)頻譜干凈，信號(hào)不需要濾波直接送入上變頻器，避免了濾波器的設(shè)計(jì)。此外，Lab VIEW FPGA模塊圖形化的程序直接在硬件上實(shí)現(xiàn)，也大大縮短了系統(tǒng)開發(fā)周期。

1 雷達(dá)回波多普勒頻移理論分析

1.1 雷達(dá)回波模型

以線形調(diào)頻信號(hào)為例分析雷達(dá)的回波模型，其發(fā)射信號(hào)表示為

其中：u（t）為調(diào)制信號(hào)復(fù)包絡(luò)；f0為中心頻率；k＝B／T為調(diào)頻斜率；B為線性調(diào)頻信號(hào)的帶寬；T為脈沖寬度。那么，運(yùn)動(dòng)目標(biāo)的回波信號(hào)可表示為

其中：K為接收機(jī)的增益；τ0為時(shí)間延遲，反映了目標(biāo)與雷達(dá)的位置關(guān)系；f d為多普勒頻移，反映了目標(biāo)與雷達(dá)的相對(duì)運(yùn)動(dòng)關(guān)系。

1.2 多普勒頻移

當(dāng)目標(biāo)相對(duì)于雷達(dá)有運(yùn)動(dòng)時(shí)，雷達(dá)接收到的目標(biāo)回波信號(hào)頻率相對(duì)于發(fā)射信號(hào)有一個(gè)頻移，即為多普勒頻移［6］，多普勒頻移f d與信號(hào)波長(zhǎng)和目標(biāo)相對(duì)雷達(dá)的徑向速度的關(guān)系為

當(dāng)目標(biāo)背離雷達(dá)運(yùn)動(dòng)時(shí)，f d＜0，即回波信號(hào)頻率小于發(fā)射信號(hào)頻率，vr＜0；當(dāng)目標(biāo)向雷達(dá)運(yùn)動(dòng)時(shí)，f d＞0，即回波信號(hào)頻率大于發(fā)射信號(hào)頻率，vr＞0。雷達(dá)回波的多普勒效應(yīng)多用于目標(biāo)的測(cè)速，只要測(cè)得發(fā)射信號(hào)與回波信號(hào)之間的頻率差，并將頻率差帶入式（3）即可得到目標(biāo)的運(yùn)動(dòng)速度。

1.3 多普勒頻移調(diào)制技術(shù)

雷達(dá)回波信號(hào)的模擬過程是：先生成零中頻的回波模擬信號(hào)，再經(jīng)AD9857上變頻到需要的信號(hào)。多普勒頻移的調(diào)制也是在零中頻進(jìn)行，再調(diào)制到需要的中頻。根據(jù)運(yùn)動(dòng)目標(biāo)的回波模型，可以得到進(jìn)行多普勒頻移調(diào)制的零中頻信號(hào)模型為

在系統(tǒng)中要用到數(shù)字上變頻器AD9857進(jìn)行頻率的上變頻。上變頻器工作于正交調(diào)制模式，工作時(shí)需要并行輸入I，Q兩路數(shù)字信號(hào)，所以需要將該信號(hào)模型分解為同相分量和正交分量：

這樣帶多普勒頻移調(diào)制的模擬雷達(dá)回波信號(hào)模型就建立了。

2 基于LabVIEW FPGA模塊的程序設(shè)計(jì)

2.1 LabVIEW FPGA模塊程序開發(fā)流程

Lab VIEW是一種用圖表代替文本創(chuàng)建應(yīng)用程序的圖形化編程語言，Lab VIEW FPGA模塊是它的一個(gè)子模塊。使用Lab VIEW FPGA通過圖形化的編程可以快速地開發(fā)FPGA系統(tǒng)，同時(shí)也使工程設(shè)計(jì)人員無須了解VHDL或其他的硬件開發(fā)工具即可開發(fā)FPGA系統(tǒng)。使用Lab VIEW FPGA開發(fā)應(yīng)用程序的典型流程如圖1所示。

圖1 Lab VIEW FPGA程序開發(fā)流程圖

首先創(chuàng)建FPGA vi，之后用FPGA的設(shè)備仿真器在主控計(jì)算機(jī)上運(yùn)行程序，反復(fù)地進(jìn)行調(diào)試、修改，直至程序正確無誤、滿足設(shè)計(jì)指標(biāo)。然后編譯FPGA vi，并把程序下載到FPGA上。FPGA部分的程序完成后，再根據(jù)需要在主控計(jì)算機(jī)上創(chuàng)建用戶界面程序Host vi，最終就完成了整個(gè)系統(tǒng)的設(shè)計(jì)。

2.2 系統(tǒng)主要硬件

在進(jìn)行雷達(dá)回波的模擬時(shí)，使用的硬件主要是NI公司的PXIe-5641R中頻收發(fā)卡。中頻卡基于PXIe總線，主要由一個(gè)FPGA，兩個(gè)AD9857數(shù)字上變頻器、兩個(gè)AD6654數(shù)字下變頻器、存儲(chǔ)器、接口電路以及觸發(fā)電路組成。使用Lab VIEW FPGA模塊可以對(duì)PXIe-5641R中的FPGA進(jìn)行快速地開發(fā)，圖形化的編程直接在硬件上得以實(shí)現(xiàn)。

AD9857是Analog Devices公司推出的14位數(shù)字正交上變頻器。AD9857能夠在3種模式下工作：正交調(diào)制模式，內(nèi)插DAC模式和單頻模式。本文中雷達(dá)回波模擬系統(tǒng)中使用的是正交調(diào)制模式。在此模式下，AD9857通過14位并行端口交替接收I，Q兩路數(shù)字信號(hào)，每?jī)蓚€(gè)數(shù)據(jù)為一對(duì)，AD9857每接收一對(duì)數(shù)據(jù)進(jìn)行一次數(shù)據(jù)處理。

2.3 Lab VIEW FPGA程序框架

雷達(dá)目標(biāo)模擬回波信號(hào)的產(chǎn)生是以雷達(dá)主脈沖為基準(zhǔn)的，雷達(dá)主脈沖信號(hào)通過PXIe-5641R中頻卡的DIO（Digital Input／Output）接口直接送到FPGA。模擬目標(biāo)的距離、速度和發(fā)射信號(hào)的脈沖寬度、重復(fù)周期以及載波頻率、波長(zhǎng)等參數(shù)都是由用戶界面程序傳送到FPGA。如圖2所示，需要在FPGA上定義的程序只包括延時(shí)計(jì)數(shù)器和信號(hào)生成、多普勒調(diào)制2個(gè)模塊。上變頻器AD9857的工作模式和調(diào)制輸出頻率的設(shè)置也都是在用戶界面程序Host vi上實(shí)現(xiàn)。

圖2 軟件框圖

2.4 延時(shí)計(jì)數(shù)器模塊

雷達(dá)模擬回波的一個(gè)重要內(nèi)容是目標(biāo)的距離模擬，根據(jù)雷達(dá)測(cè)距原理：

其中c為光速，t R是回波相對(duì)于發(fā)射信號(hào)的延遲，可得目標(biāo)的延遲為

如圖3所示為模擬勻速運(yùn)動(dòng)目標(biāo)的延時(shí)計(jì)數(shù)器，地址計(jì)數(shù)器以雷達(dá)主脈沖為基準(zhǔn)，雷達(dá)主脈沖上升沿為“T”將地址清零。R0為模擬目標(biāo)的初始位置，V0為模擬初始速度，根據(jù)R＝R0－V0t，可求出模擬目標(biāo)的實(shí)時(shí)距離，進(jìn)而可求出目標(biāo)的實(shí)時(shí)延遲。

圖3 延時(shí)計(jì)數(shù)器模塊

2.5 信號(hào)生成、多普勒調(diào)制模塊

根據(jù)信號(hào)的模型，在進(jìn)行信號(hào)生成時(shí)用到了三角運(yùn)算，在硬件上實(shí)現(xiàn)三角運(yùn)算時(shí)，需要一定的運(yùn)行時(shí)間，所以不能采用邊計(jì)算邊輸出的方式。在本文中是先提前將帶有多普勒調(diào)制的零中頻線性調(diào)頻信號(hào)計(jì)算出來，存儲(chǔ)到存儲(chǔ)器中。等計(jì)算好的延時(shí)時(shí)間到達(dá)時(shí)，再調(diào)用將信號(hào)輸出到上變頻器AD9857。如圖4所示的是帶有多普勒調(diào)制的零中頻線性調(diào)頻信號(hào)生成模塊。

圖4 多普勒頻移調(diào)制模塊

另外，為了預(yù)防在延時(shí)時(shí)間很短時(shí)，三角運(yùn)算不能完成的情況，本文不是將雷達(dá)主脈沖作為計(jì)算開始的標(biāo)志，而是將上一個(gè)脈沖信號(hào)調(diào)用完成的下降沿作為下一個(gè)脈沖信號(hào)開始計(jì)算的標(biāo)志。

3 實(shí)驗(yàn)驗(yàn)證

將雷達(dá)模擬回波的參數(shù)設(shè)定為：脈寬：6μs；帶寬：10 MHz。仿真得到的零中頻線性調(diào)頻信號(hào)的實(shí)、虛部如圖5所示，使用本文方法，系統(tǒng)輸出波形如圖6所示。由于信號(hào)輸出時(shí)經(jīng)過了低通濾波，所以圖5中信號(hào)高頻部分的幅度有所衰減。圖7是該線性調(diào)頻信號(hào)的頻譜圖，從圖7中可以看出用本文方法生產(chǎn)的信號(hào)頻譜比較干凈。采取該圖使用的儀器是頻譜儀，由于在30 MHz的展寬帶寬下其分辨率發(fā)生了下降，所以該頻譜看起來和理論有些出入。實(shí)驗(yàn)結(jié)果表明對(duì)零中頻信號(hào)進(jìn)行多普勒頻移的調(diào)制方法是正確的。

圖5 線性調(diào)頻信號(hào)實(shí)、虛部仿真圖

4 結(jié) 語

本文介紹了一種雷達(dá)模擬回波多普勒頻移調(diào)制的新方法，該方法使用Lab VIEW FPGA模塊圖形化的編程語言，在硬件上直接實(shí)現(xiàn)信號(hào)的生成，與傳統(tǒng)的應(yīng)用DDS的方法相比，具有頻譜干凈、實(shí)現(xiàn)簡(jiǎn)單的優(yōu)點(diǎn)。同時(shí)，使用Lab VIEW FPGA進(jìn)行系統(tǒng)的設(shè)計(jì)大大縮短了系統(tǒng)的開發(fā)時(shí)間。實(shí)驗(yàn)結(jié)果驗(yàn)證了此方法有效、可行。

圖6 系統(tǒng)輸出的零中頻線性調(diào)頻信號(hào)

圖7 系統(tǒng)輸出的零中頻線性調(diào)頻信號(hào)的頻譜圖

［1］蔡榮海，萬力勱，劉 紅，等.基于直接數(shù)字合成技術(shù)的多普勒頻率模擬方法［J］.儀器儀表學(xué)報(bào)，2005，26（6）：647-649.

［2］張 亮，費(fèi)元春，李亞光.基于DDS和DQUC的寬帶多普勒頻率模擬器的設(shè)計(jì)［J］.現(xiàn)代雷達(dá)，2006，28（2）：74-77.

［3］劉琪芳，姚金杰.基于DDS技術(shù)的多普勒信號(hào)模擬器設(shè)計(jì)［J］.計(jì)算機(jī)測(cè)量與控制，2010，18（1）：144-146.

［4］張美仙，王紅亮，丁海飛.基于DDS芯片的信號(hào)源設(shè)計(jì)［J］.儀表技術(shù)與傳感器，2010（9）：54-56.

［5］李志堅(jiān)，曾大治，龍 騰.DDS相位截?cái)嚯s散分析［J］.信號(hào)處理，2009，25（11）：1 706-1 709.

［6］丁鷺飛，耿富錄，陳建春.雷達(dá)原理［M］.第4版.北京：電子工業(yè)出版社，2009.

TN95

A

1008-1542（2011）12-0046-05

2011-06-20；責(zé)任編輯：王士忠

崔佩佩（1986-），男，河北石家莊人，碩士研究生，主要從事雷達(dá)信號(hào)處理方面的研究。