摘要：在分析計算機組成實驗課程特點的基礎上，本文提出不局限于一種設計語言，不拘泥于本課程的設計需求，鼓勵學生創(chuàng)新的教學理念。探討計算機組成實驗課程的教學內容、教學方式以及教學組織的特點。這種模式在計算機組成課程教學方面取得較好的效果。
　　關鍵詞：EDA；計算機組成實驗課程；實驗教學；創(chuàng)新
　　
　　實驗教學是將學生的書本知識轉化為動手能力，深入理解理論知識的必不可少的一環(huán)。實驗教學對于培養(yǎng)創(chuàng)新性人才，激發(fā)學生學習的熱情和創(chuàng)新能力有著極為重要的作用。特別在知識日新月異的時代，創(chuàng)新性人才的培養(yǎng)勢在必行[1-2]。
　　計算機組成原理是電子信息類各專業(yè)的專業(yè)基礎課，重點在于講授計算機的各部件的組成原理及部件之間有何種數據流和控制流以協調工作，建立整機的概念。計算機組成實驗課程是配合這門課程學習的一門單列實驗課，計算機組成實驗是我校的四川省精品課程——計算機組成原理系列課程體系的一個重要組成部分。如何很好地組織計算機組成實驗，從實驗的內容、方式、激發(fā)學生的熱情上，教學工作者都進行了大量的探討[3-4]。
　　隨著電子技術的不斷發(fā)展，計算機組成實驗平臺從以軟件平臺的仿真為主，逐步向以硬件平臺為主、軟件仿真為輔的方向轉變。在實驗中，可以選擇不同廠家生產的專用的實驗器件進行，也可以基于EDA方式進行[5-7]。EDA(electronic design automatic)是現代電子設計的核心，它以計算機為基礎，在EDA工具軟件平臺上，對以硬件描述語言HDL(hardware description language)為系統(tǒng)邏輯描述手段完成的設計文件，自動進行編譯、優(yōu)化、邏輯綜合、結構綜合[7]，在調試編譯正確后，再配置引腳下載到實驗電路板上。基于EDA的計算機組成實驗不僅可以更好地進行計算機硬件系統(tǒng)的邏輯設計，同時可以提高硬件設計水平及硬件實現效率，使學生學習到EDA的開發(fā)軟件和開發(fā)語言，更好地適應電子設計的新技術，同時為將來就業(yè)奠定基礎。在下載到實驗板之前整個設計是在EDA工具軟件環(huán)境中進行，學生可以進行反復的調試，不必擔心硬件的損壞，并且在EDA環(huán)境中進行硬件設計，如同在使用真實的器件做實驗，可以調用不同的器件。實驗的題目從簡單的驗證型為主轉化為綜合型和設計型為主的題目?；贓DA的計算機組成實驗的一個重要環(huán)節(jié)是編程語言的學習和EDA工具軟件的使用，而這些軟件和編程語言，大多數的學生在學習本門課程時還沒有學習過，如何在較短的時間內迅速入門，本且為后續(xù)的進一步學習奠定基礎，是教學中的難點。另外，不同的學生會對不同的EDA語言感興趣，允許學生選擇不同設計語言，并講清不同設計語言的區(qū)別和聯系，有助于學生從整體上更好的掌握設計的方式和方法。
　　1教學指導思想
　　由于EDA環(huán)境提供的設計具有便捷性，所以我們在計算機組成實驗課程教學中有以下的教學指導思想：由淺入深，意在提高學生的積極性和主動性，排除畏難情緒；鼓勵創(chuàng)新，鼓勵學生以不同的方案解決問題，不拘泥于老師介紹的方式方法；設計不同難易程度的題目，給能力強的同學以較好的延伸空間；開發(fā)語言的介紹不拘泥于本門課程，將關鍵點講到位，以便促進學習在完成該課程學習后進一步的學習，開發(fā)語言的使用允許學生在Verilog HDL、VHDL兩種語言中任選一種，并講清其區(qū)別和聯系。
　　2EDA教學方式和方法
　　2.1開發(fā)環(huán)境和語言的選擇
　　我們選擇開發(fā)環(huán)境的是Altera公司的QUARTUS II軟件，Altera公司提供有Web EDITION版本，可免費試用，并且學生可以從Altera公司的網站上下載license文件，這樣學生在離開實驗后可以在寢室里調試程序，更好地學習EDA軟件。QUARTUS II支持三種硬件描述語言：AHDL、Verilog HDL、VHDL。其中，AHDL是Altera公司開發(fā)的硬件描述語言，僅在Altera公司的開發(fā)系統(tǒng)上支持，移植性不好。而Verilog HDL和VHDL都是IEEE的標準，那么這兩種語言有何差異呢？在這兩種語言中Verilog HDL是在C語言的基礎上發(fā)展起來的，比較容易學習，但它更適合于元件級的描述，可以看作是電子元件和Verilog HDL語言的一一對應。而VHDL的抽象層次更高，它用實體和行為描述來抽象一個具體的邏輯電路，具有面向對象的特征。VHDL可以使我們將重點放在系統(tǒng)內部邏輯的實現上，而不是放在實現的細節(jié)上，其內部的實現交給EDA工具去完成。因此，在這門課程的學習中允許同學按照偏好選擇使用VHDL語言或Verilog HDL，并鼓勵他們分析兩者的異同。當然，對于復雜系統(tǒng)的設計需要兩種語言一起來完成任務。實驗電路板可以選擇Altera公司的DE2開發(fā)板或杭州康芯公司的計算機組成實驗板等。
　　2.2教學內容和教學方式的設計
　　基于EDA的計算機組成實驗課程，非計算機專業(yè)一般設置的課時為32學時，其中包括實驗學時。教師需要在有限的課時中講授以下內容：VHDL語言；QUARTUS II軟件的使用；DE2開發(fā)板的使用；計算機組成實驗內容涉及的原理；實驗過程的演示。對于大多數同學而言，都是第一次接觸EDA的概念，并要求在較短學習VHDL語言及其開發(fā)環(huán)境，如果按部就班的學習，勢必有一定的難度，而且會在一定程度上挫傷學習的積極性。相反，如何能夠較快地掌握該語言的特點，則能激發(fā)學生的學習熱情。根據學生都至少學習過一門編程語言，我們進行了如下的教學設計。
　　1) 以實例為向導，講解重點的語法要素。
　　VHDL語言一門硬件描述語言，它不同于一般的軟件語言，它比較規(guī)整，具有面向對象的某些特征。它把任何邏輯對象作為實體進行描述，該實體包含輸入、輸出接口和行為邏輯的描述。如果系統(tǒng)地學習該語言需要較多的時間，而在計算機組成實驗這門課程中，我們僅僅將其作為進行實驗的一個平臺，目的是快速切入，因此在講解過程中采用了以同學們較為熟悉、簡單地實例為向導。講解在描述某一邏輯器件的過程中介紹出現的語法現象，并進行解釋。例如：我們在講述VHDL語言時，采用了D觸發(fā)器這個例子。D觸發(fā)器的代碼如下：
　　
　　LIBRARY IEEE; ——定義庫
　　USE IEEE.STD_LOGIC_1164.ALL;——定義包
　　ENTITY ddf IS
　　POR