呂 衛(wèi)，崔海濤，黃翔東

(天津大學電子信息工程學院，天津 300072)

全相位FRM陷波原理及其DSP Builder實現(xiàn)

呂 衛(wèi)，崔海濤，黃翔東

(天津大學電子信息工程學院，天津 300072)

為設計出陷波點可精確控制、具有高陷波深度及低硬件復雜度的陷波器，提出了一種結合頻率響應屏蔽(FRM)技術與全相位濾波技術的高效陷波器實現(xiàn)結構．在分析雙相移組合全相位陷波器陷波深度不足的基礎上，指出原型濾波器和屏蔽濾波器內(nèi)含的單窗全相位卷積窗是陷波深度得以大幅度增大的根本原因，理論推導出陷波器頻率響應表達式，證明了在平移參數(shù) λ取非 1/2整數(shù)倍的情況下，提出的陷波結構無需任何補償和校正措施，其陷波深度高達約-200,dB. 借助Altera開發(fā)工具DSP Builder對所提出的陷波結構進行建模、仿真，產(chǎn)生Quartus Ⅱ能夠識別的VHDL源程序，利用ModelSim進行RTL級仿真，綜合、適配并下載至FPGA芯片．實驗結果驗證了設計方法的正確性和實用性．

頻率響應屏蔽；全相位；陷波器；衰減特性；DSP Builder；FPGA

陷波器設計一直是學術界和工程界的難題．文獻[1]指出，性能優(yōu)良的陷波器設計法應具備陷波頻點位置可精確控制、設計算法簡單、陷波深度足夠大、陷波頻帶窄、計算效率足夠高等優(yōu)點．然而，現(xiàn)有大多數(shù)設計法難以同時滿足以上要求，如捷克學者Zahradnik[2]在快速分析設計算法(fast analytical design algorithm)的基礎上，實現(xiàn)了陷波頻點位置的任意調節(jié)，但是該算法的復雜度較高，而且還會使得陷波器的過渡帶拓寬[3]．文獻[4]提出的結合2個不同截止頻率的零相位低通 FIR濾波器設計的零相位陷波器，對濾波器的階數(shù)要求較高，并且陷波點處的衰減值?。甁acek[5]設計出一種品質因數(shù)可隨時間改變的IIR陷波器，但也指出，影響品質因數(shù)最優(yōu)參數(shù)的解析表達式無法確定，因而該設計法仍不能精確控制陷波點位置．

文獻[6]提出雙相移組合全相位陷波器設計法，推導出了陷波器系數(shù)的簡化公式，只需將與頻率位置相關的參數(shù)代入文獻[6]的式(35)(即本文的式(1))就可直接設計出陷波點可精確控制的陷波器，在平移參數(shù)λ 取 1/2整數(shù)倍時，陷波深度可達到-330,dB．而在λ取非1/2整數(shù)倍的情況下，其陷波深度只能達到-60～-70,dB，這意味著陷波頻點處的衰減幅值在通帶幅值的千分之一以下，和可能的最大衰減量相比，還存在性能提高的空間．文獻[7]在文獻[6]的基礎上，引入FRM技術[8]完成了高效陷波器設計，大大節(jié)省了乘法器等硬件資源．但是文獻[7]僅給出了平移參數(shù)λ取1/2整數(shù)倍的陷波器設計實例，對λ取非1/2整數(shù)倍情況缺乏考慮．陷波器的性能是由濾波器頻率響應函數(shù)決定的，文獻[6-7]均未推導出陷波器的頻率響應函數(shù)的解析表達式，對陷波性能也缺乏深度解釋．另外，文獻[7]沒有對其高效濾波結構給予硬件驗證．

本文對文獻[7]的陷波器頻率響應函數(shù)進一步分析，指出引入FRM措施后，平移參數(shù)λ取非1/2整數(shù)倍時，無需修正措施其陷波深度可達近-200,dB(即陷波頻點處頻率成分的幅值僅為通帶成分幅值的10-10)，并深入闡述了FRM對陷波頻點處衰減特性的作用機理，從而合理解釋了文獻[7]設計法能兼顧精確控制陷波頻點和達到深度陷波衰減的根本原因；另外，還設計出了新的高效陷波結構，在 Matlab/DSP Builder環(huán)境下建模、仿真，并下載到 FPGA芯片EP2C70F672C6完成硬件實現(xiàn)．

1 雙相移組合全相位陷波器的衰減特性分析

文獻[6]給出雙相移組合全相位陷波系數(shù)為

式中：wc(n)是前窗 f、后窗 b進行翻轉卷積形成的單窗全相位卷積窗，即wc(n)=b(n)* f(-n)，n∈[-N，N]；C為 wc(n)的歸一化因子[9]；頻率向量 H在指定數(shù)字角頻率 m×2π/N處實現(xiàn)陷波．將頻率向量長度N、整數(shù) m和平移參數(shù)λ 值代入式(1)就可設計出陷波點位于ω?=(m-λ)2π/N處的陷波器，整數(shù)m實現(xiàn)陷波器的“粗調”，而小數(shù)λ實現(xiàn)陷波點的“微調”．

對式(1)的系數(shù) g(n)進行傅里葉變換，可得陷波器的頻率響應函數(shù)為

式中卷積窗wc(n)的傅里葉變換為Wc(jω)．G(jω)實際上就是將卷積窗頻響函數(shù) Wc(jω)分別朝左右方向平移得到與 Wc2(jω)=后，再用全通頻響減去 Wc1(jω)與 Wc2(jω)的求和結果而得．因而卷積窗頻響函數(shù)Wc(jω)直接決定了陷波器的傳輸特性．圖 1給出了N=10的單窗全相位卷積窗幅度曲線和衰減曲線．

圖1 單窗全相位卷積窗譜及其衰減曲線(N=10)Fig.1 Spectrum of all-phase single convolution window and its decay curve (N=10)

文獻[9]指出：圖 1中的單窗全相位卷積窗譜在整數(shù)倍頻率采樣點ω=k2π/N上滿足關系

因而不妨令 N=10、m=2、λ=0.3，則根據(jù)式(3)，如圖 2(a)所示，將卷積窗Wc(jω)向右平移ω?= 1.7×2π/N后的 Wc1(jω)必然滿足 Wc1(jω?)=1；同理，如圖 2(b)所示，將Wc(jω)向左平移ω?(等價于向右平移 2π-ω?)后的 Wc2(jω)必然滿足 Wc2[j(2πω?)]=1；聯(lián)立式(2)和式(3)，則整個陷波器的傳輸曲線如圖2(c)所示．

圖2 雙相移組合陷波器特性曲線(N,=,10,,m,=,2,,λ,=,0.3)Fig.2 Curves of double phase-shift combination notch filter (N,=,10, m,=,2, λ,=,0.3)

聯(lián)立式(2)和式(3)，易推知在陷波點ω?處

則其用分貝值表示的衰減深度值為

從圖 1(b)可看出，在2ω?=3.4×2,π/N處卷積窗譜的對數(shù)衰減值 20lg僅有-70,dB左右，這決定了整個陷波深度也只能達到-70,dB左右．

即平移參數(shù)λ取1/2整數(shù)倍時，才能使得整個陷波器獲得理想無窮大的陷波深度；當 λ取非 1/2整數(shù)倍時，其陷波深度總是有限的，僅能達到-60～-70,dB(文獻[9]的實驗曲線證明了此結論)．

而實際工程應用如直接序列擴頻、軍事等許多應用場合，總是期望平移參數(shù)λ不局限于 1/2整數(shù)倍而是任意取值的．因而在λ取任意值時，如何保證足夠大的陷波深度是需解決的關鍵問題．

2 基于 FRM技術的高效陷波器衰減特性分析

FRM 濾波結構[8]如圖 3所示，它包括原型濾波器 E(z)經(jīng)內(nèi)插得到的 E(zM)，長度為-(N-1)M/2的延時單元，用于生成互補原型濾波器，和 2個互補的屏蔽濾波器F(z)、Fc(z)．

圖3 FRM基本結構Fig.3 Basic structure of FRM

根據(jù)文獻[7]，為設計高效陷波器，選取具有點通頻率性質的單邊帶頻率向量H和Hc，與文獻[7]中將兩者設置成互為偶對稱形式不同的是，本文選擇將兩者設置成傳統(tǒng)對稱形式[9]，即

式中 wc(n)是單窗全相位卷積窗[9]．對式(8)進行傅里葉變換，得到原型濾波器的頻率響應函數(shù)

對E(jω)作內(nèi)插因子為M的補0操作后，其頻率響應表示為

同理，選取具有點通頻率性質的單邊帶頻率向量

圖4 高效陷波器設計過程(N=10，M=4，m=2，λ=0.67)Fig.4 Designing process of high efficiency notch filter (N=10，M=4，m=2，λ=0.67)

從圖 4(a)和(b)還可看出，內(nèi)插操作導致原型濾波器和互補原型濾波器產(chǎn)生了 M-1=3條鏡像曲線，故其頻響并不具備點通頻率特性．因而需設計一點通濾波器以“屏蔽”這 3條鏡像曲線．為“提取”出圖 4(a)所示 ωp=2π/M+pω?=3.167,5×2π/N處的頻率曲線，需要設計具有點通頻率特性的屏蔽濾波器，其頻率響應 F(jω)與 EM(jω)的點通頻率保持一致．為此，可令全相位階數(shù)Np=2M，其單邊帶頻率向量設置為

式中：Cp為歸一化因子；wpc是長度為2Np-1的單窗全相位卷積窗，其窗函數(shù)譜Wpc(jω)如圖5所示．

圖5 單窗全相位卷積窗譜及其衰減曲線(Np,=,8)Fig.5 Spectrum of all-phase single convolution window and its decay curve (Np=8)

對式(13)的f(n)進行傅里葉變換，得到屏蔽濾波器的頻率響應函數(shù)為

同理可求得其互補屏蔽濾波器頻響為

式中：Fc(jω)是由卷積窗 Wpc(jω）分別向右平移ωp、2π-ωp得到的(分別如圖 4(a)和(b)所示)；ωp為高效陷波器的陷波頻點．

從圖4(a)和(b)可看出，經(jīng)2路互補的濾波屏蔽后，獲得了 2路關于 ω=π對稱的點通頻率曲線，其中圖 4(a)的點通頻響為 EM(jω)F(jω)，與之互補的圖4(b)頻響為EMc(jω)Fc(jω)．只需用全通頻響減去

這兩者之和即可得陷波頻點位于 ωp處的頻率響應函數(shù)P(jω)，其表達式分別為將陷波頻點 ωp代入式(17)，并聯(lián)立式(10)、式(11)、式(14)和(15)可得其頻率響應值為

學術研究一向存在兩種具有辯證色彩的現(xiàn)象，可以分別稱為“大題小作”和“小題大做”。所謂“大題小作”，就是面對重大的、牽涉面廣的研究課題，研究者要善于突出重點、提煉精華，避免巨細兼顧、失之雜蕪；所謂“小題大做”，就是面對涉及的領域相對狹窄的研究課題，研究者要善于以研究對象為基點和核心做橫向拓展，善于勾連和比較，使立論扎實、內(nèi)涵豐厚。尚繼武的專著名為《〈聊齋志異〉敘事藝術研究》，但所論內(nèi)容不限于《聊齋志異》，也不限于“敘事藝術”，內(nèi)容豐富，視野開闊，可以稱得上是一本“小題大做”的著作。

則高效陷波器在陷波頻點處的陷波深度ξ為

式(19)與不引入 FRM 的式(5)相比，增添了 9項，因而增大了陷波深度．結合圖1(b)與圖5(b)，陷波深度等于原型卷積窗譜 Wc(jω)在 2Mpω?=5.34× 2,π/N 處的衰減值加上屏蔽卷積窗譜 Wpc(jω)在2ωp=5.068×2,π/Np點處的衰減值．表 1給出了平移參數(shù)λ,取不同值時高效陷波器的陷波深度值．

表1 λ不同取值時高效陷波器陷波深度值(N,=,10，M,=,4，m,=,2)Tab.1 Attenuation of high efficiency notch filter with different values of λ(N,=,10，M,=,4，m,=,2) dB

從表1數(shù)據(jù)可看出，參數(shù)λ取不為1/2整數(shù)倍的任意值時，陷波深度值可達-200,dB左右．

綜上所述，F(xiàn)RM 的引入有如下作用：①由于式(19)的陷波深度比式(5)多出1項，即由增加到因而相比于雙相移組合陷波情況，進一步增大了陷波深度；②由于考慮到了將屏蔽濾波器的點通頻率位置與原型濾波器點通頻率保持一致，因而相比于雙相移組合情況，其陷波點位置沒有偏移，完全可由式(16)的參數(shù)m和λ靈活控制；③屏蔽濾波器進一步減弱了雙相移組合情況的左右邊帶干擾；④FRM 技術需引入濾波器系數(shù)內(nèi)插措施，因而原型濾波器的系數(shù)大部分是0，節(jié)省了乘法器資源，保證了陷波器硬件資源實現(xiàn)的高效配置．

3 高效陷波器模型仿真與硬件實現(xiàn)

由文獻[7]得知，第1支路的原型濾波器eM(n)和屏蔽濾波器f(n)與第2支路的eMc(n)和fc(n)滿足共軛關系，即

對式(17)進行傅里葉逆變換，聯(lián)立式(17)和式(20)，可導出高效FRM陷波器系數(shù)p(n)為

式中：eM為原型濾波器M倍內(nèi)插后的濾波器；f為屏蔽濾波器；Re()、Im()分別表示取實部和虛部操作．根據(jù)式(21)，本文提出如圖 6所示易于硬件實現(xiàn)的高效陷波結構．由于eM濾波器系數(shù)后M-1位是0，可舍棄不用，則等效的FIR陷波器的長度L為

圖6 基于FRM技術的高效陷波器結構Fig.6 Structure of high efficiency notch filter based on FRM

根據(jù)推導出的高效陷波器結構，在 FPGA開發(fā)環(huán)境 DSP Builder[10]設計高效陷波器的硬件模塊．在Matlab/Simulink環(huán)境中完成模型的設計輸入，即在Matlab/Simulink環(huán)境中建立一個 mdl模型文件，采用圖形方式調用Altera DSP Builder和Simulink庫中的模塊，完成高效陷波器的系統(tǒng)級框圖，如圖7所示．

在圖 7的系統(tǒng)級框圖中，原型濾波器系數(shù) e(n)的實部與虛部分別通過子系統(tǒng) Re_y、Im_y，在內(nèi)部進行M倍內(nèi)插，并實現(xiàn)與輸入數(shù)據(jù)卷積后，兩子系統(tǒng)的輸出再分別通過子系統(tǒng) Re_Y、Im_Y對應與屏蔽濾波器f(n)的實部Re(f)、虛部Im(f)進行卷積；由于卷積運算采用并行加法器，使用的流水線級數(shù) l=因此系統(tǒng)群延時 τ=l+(L-1)/2，代入N=10，M=4，得圖 7中右下角所示的群延時τ=52．

圖7 基于FRM技術的高效陷波器系統(tǒng)級框圖(N,=,10,,M,=,4,,m,=,2,,λ=,0.67)Fig.7 System-level block diagram of high efficiency notch filter based on FRM (N,=,10,,M,=,4,,m,=,2,,λ=,0.67)

為便于觀察，輸入頻率值為與陷波頻率 ωp=保持一致的正弦波(代入 N=10， M=4，m=2，λ=0.67，即得 ωp=1.990,2,rad/s，其波形如圖8(a)所示)．利用Matlab計算出的陷波器系數(shù)，得到Simulink環(huán)境下的輸出波形如圖8(b)所示．

從圖 8的仿真曲線可明顯看出，系統(tǒng)群延時位于圖8所示n=52處．將仿真數(shù)據(jù)導出到Matlab窗口，通過仿真數(shù)據(jù)可以得出：經(jīng)過 2τ=104個樣點的暫態(tài)間隔，其輸入信號較徹底地得以濾除，這驗證了高效陷波器陷波點設置的正確性；而 n＞104后的輸出數(shù)據(jù)為 0，不存在振蕩，這表明陷波器獲得了很高的陷波深度．

建模算法仿真完成后，打開模型中的 Signal Compiler模塊，設置好參數(shù)，器件選擇 Cyclone系列的EP2C70F672C6，把模型轉化為VHDL代碼、綜合以及 Quartus Ⅱ適配，同時產(chǎn)生 VHDL testbench文件，利用 ModelSim對生成的VHDL代碼進行 RTL級仿真，仿真結果與圖8一致．

把.sof文件下載到目標器件 EP2C70F672C6，輸出信號接入示波器．實驗結果證明與仿真結果一致．

圖8 高效陷波器系統(tǒng)級仿真(N,=,10,,M,=,4,,m,=,2,λ=,0.67)Fig.8 System-level simulation of high efficiency notch filter(N,=,10,,M,=,4,,m,=,2,λ=,0.67)

4 全相位 FRM陷波器與雙相移組合陷波器的性能比較

由文獻[6]得知，N階雙相移組合全相位陷波器的等效FIR長度為2N-1；根據(jù)式(22)，N階全相位FRM陷波器的等效FIR長度為2M(N+1)-1；結合雙相移組合陷波器陷波頻點ω?和全相位FRM陷波器陷波頻點 ωp的公式，并代入全相位 FRM 陷波器的參數(shù)(N=10，M=4，m=2，λ=0.67)，即可求得在兩者等效FIR陷波器階數(shù)相同(L=87)的條件下雙相移組合陷波器的參數(shù)(N=44，m=14，λ=0.063)．在等效階數(shù)相同時，全相位 FRM陷波器和雙相移組合陷波器的傳輸曲線和衰減曲線在陷波頻點處的局部放大如圖9所示．

圖9 同等效階數(shù)下陷波曲線比較(L,=,87)Fig.9 Comparison of notching curve under the same equivalent orders(L,=,87)

由圖 9可看出，當兩者的等效 FIR陷波器階數(shù)相同時，雙相移組合陷波器和全相位 FRM陷波器基本獲得相同性能(表現(xiàn)在主陷波點 ωp=3.167,5× 2π/10處，兩者獲得近乎相同的過渡帶寬度和陷波深度)．然而，由圖 9(b)可看出，雙相移組合陷波法在主陷波點附近還出現(xiàn)一個偽陷波點，這是由于在λ不取1/2的整數(shù)倍時，兩邊帶的相互影響使得偽陷波點出現(xiàn)的緣故．而對于全相位 FRM陷波法，在圖 4所示具有跟蹤陷波頻點的屏蔽濾波器的作用下，全相位FRM 陷波器的頻率響應曲線不會出現(xiàn)偽陷波點，保證了陷波頻點的單一性；同時，F(xiàn)RM的引入增大了陷波器的陷波深度(結合式(5)和式(19)即可得出)．

采用第3節(jié)高效陷波器的硬件設計流程，即可設計出 44階雙相移組合陷波器(等效 FIR陷波階數(shù)為87)的FPGA實現(xiàn)．高效陷波器的FPGA資源消耗和雙相移組合陷波器的資源消耗對比如表2所示．

表2 高效陷波器與雙相移組合陷波器資源消耗對比Tab.2 Comparison of resource consumption between high efficiency notch filter and double phase-shift combination notch filter

分析表2兩種陷波器的硬件資源消耗情況：高效FRM陷波器的基本邏輯單元消耗僅為雙相移組合陷波器消耗的 30.2%，而內(nèi)嵌的 9位乘法器為后者的90.7%，其中雙相移組合陷波器設計過程中，由于FPGA芯片內(nèi)嵌的9位乘法器資源不足，自動調用了基本邏輯單元合成乘法器，因而實際全相位 FRM 陷波器的乘法器消耗遠小于雙相移組合陷波器．這是因為本文設計的基于全相位FRM技術的高效濾波器系數(shù)非常稀疏，從而大大節(jié)省了乘法器數(shù)量和基本邏輯單元，降低了硬件實現(xiàn)的復雜度和資源消耗．

綜上所述，在兩者等效 FIR陷波器階數(shù)相同的條件下，設計出的全相位 FRM 陷波器具有比雙相移組合陷波器更好的傳輸特性和衰減特性，以及更少的硬件資源消耗．

5 結 語

本文通過對比雙相移組合全相位陷波器的衰減特性，找出其陷波深度不足的根本原因，有效結合全相位濾波理論和頻率響應屏蔽技術，提出簡化的高效陷波器結構．并推導出高效陷波器頻率響應函數(shù)的解析表達式，深刻挖掘了卷積窗函數(shù)對整體陷波性能的影響，從而闡述證明了基于 FRM 技術的高效陷波器不需任何校正和補償措施，陷波頻點處的衰減就可達到-200,dB的原因，并且其傳輸性能明顯優(yōu)于同等階數(shù)條件下的雙相移組合陷波器；為驗證所提出的新型陷波結構的性能，還借助 Altera公司 DSP Builder完成高效陷波器的 FPGA實現(xiàn)，與相同等效階數(shù)的雙相移組合陷波器相比，基于 FRM技術的高效陷波器大大節(jié)省了乘法器數(shù)量和基本邏輯單元，設計方法簡單有效，所生成的陷波器模塊可移植性好．

本文所提出的方法可用于直接序列擴頻系統(tǒng)、自適應陷波器設計等場合．

［1］ 王兆華，黃翔東. 數(shù)字信號全相位譜分析與濾波技術[M]. 北京：電子工業(yè)出版社，2009.

Wang Zhaohua，Huang Xiangdong. Digital Signal Processing Utilizing All-Phase Spectra Analysis and Filtering Techniques[M]. Beijing：Publishing House of Electronics Industry，2009(in Chinese).

［2］ Zahradnik P. Fast analytical design algorithms for FIR notch filters[J]. IEEE Trans on Circuits and Systems，2004，51(3)：608-611.

［3］ Zahradnik P，Vlcek M. An analytical procedure for critical frequency tuning FIR filters[J]. IEEE Trans on Circuits and SystemsⅡ：Express Briefs，2006，53(1)：72-76.

［4］ Satoru Kumagai，Kiyoshi Ohishi，Naoki Shimada，et al. High-performance robot motion control based on zerophase notch filter for industrial robot[C]// The 11th IEEE International Workshop on Advanced Motion Control. Nagaoka，Japan，2010：625-630.

［5］ Piskorowski J. Digital notch filter with time-varying quality factor for the reduction of powerline interference[C]// Proceedings of 2010 IEEE International Symposium on Circuits and Systems. Paris，F(xiàn)rance，2010：2706-2709.

［6］ 黃翔東，王兆華. 基于雙相移組合全相位法的 FIR陷波器設計[J]. 系統(tǒng)工程與電子技術，2008，30(1)：14-18.

Huang Xiangdong，Wang Zhaohua. FIR notch filter design based on double phase-shift combination all-phase method[J]. Systems Engineering and Electronics，2008，30(1)：14-18(in Chinese)

［7］ 黃翔東，王兆華，呂 衛(wèi). 陷波頻率點可精確控制的高效 FRM 陷波器設計[J]. 系統(tǒng)工程與電子技術，2009，31(9)：2320-2322.

Huang Xiangdong，Wang Zhaohua，Lü Wei. Design of high-efficiency FRM notch filter with frequency point accurately controlled[J]. Systems Engineering and Electronics，2009，31(9)：2320-2322(in Chinese)．

［8］ Lim Yong Ching. Frequency-response masking approach for the synthesis of sharp linear phase digital filters[J]. IEEE Trans on Circuits and Systems，1986，33(4)：357-364.

［9］ 黃翔東. 全相位數(shù)字信號處理[D]. 天津：天津大學電子電子工程學院，2006.

Huang Xiangdong. All-Phase Digital Signal Processing[D]. Tianjin：School of Electronic Information Engineering，Tianjin University，2006(in Chinese)．

［10］ Zeng Muhua，Wang Shisheng. The design of ECG signals dually filtering based on FPGA[C]// 2010 2nd International Conference on Industrial Mechatronics and Automation. Wuhan，China，2010：87-90.

Principle of All-Phase FRM Notching and Its Implementation Based on DSP Builder

Lü Wei，CUI Hai-tao，HUANG Xiang-dong
(School of Electronic Information Engineering，Tianjin University，Tianjin 300072，China)

To design a notch filter with precisely tunable notching point，high notching depth and low hardware complexity，the implementation structure of a high efficiency notch filter was proposed，which combined techniques of frequency response masking(FRM)and all-phase filtering. Based on the analysis of double phase-shift combination all-phase notch filter’s insufficient notching depth，it was pointed out that the significantly increased notching depth was essentially caused by all-phase single convolution window，which was inside prototype filter and masking filter. Moreover，the expression of notch filter frequency response was theoretically derived，and it was testified that attenuation at notching frequency could reach about-200,dB without any compensation or corrective measures，even if the shifting parameter λ was not an integer multiple of 1/2. The proposed design model was also built through running DSP Builder，where the QuartusⅡcompatible VHDL source program was generated，then register transport level(RTL)grade simulation was carried on to the model in ModelSim. After completing synthesis and specifying the pin of device，the program was downloaded to FPGA. Experimental results verified the proposed method’s correctness and practicality.

frequency response masking；all-phase；notch filter；attenuation characteristics；DSP Builder；FPGA

TN911.72

A

0493-2137(2012)04-0331-07

2010-12-14；

2011-09-08.

國家自然科學基金資助項目(60802048)；天津市應用基礎及前沿技術研究計劃重點資助項目(10JCZDJC16100).

呂 衛(wèi)（1976— ），男，博士，副教授，luwei@tju.edu.cn．

黃翔東，xdhuang@tju.edu.cn．