張繼軍，劉小平，陶治洲，楊 芳，顧適夷，范少池

（1.中國(guó)電子科技集團(tuán)公司55所，南京210016；2.重慶三峽職業(yè)學(xué)院，重慶404155；3.海軍駐重慶453廠軍事代表室，重慶400021；4.重慶江陵機(jī)械廠，重慶404020）

0 引 言

USB具有熱插拔、即插即用、數(shù)據(jù)傳輸可靠等優(yōu)點(diǎn)，已成為當(dāng)前計(jì)算機(jī)的主要接口之一。由于USB總線具有高速傳輸?shù)奶匦?，其廣泛應(yīng)用于高保真圖像視頻傳輸、大容量數(shù)據(jù)采集等場(chǎng)合。但是，USB也存在不可逾越的限制——傳輸距離。

傳統(tǒng)的延長(zhǎng)USB傳輸距離的方案主要有2種：一種是使用USB 2.0專用芯片和單片機(jī)配合完成USB 2.0協(xié)議，然后通過網(wǎng)線或電話線等實(shí)現(xiàn)遠(yuǎn)距離傳輸，這種方案存在開發(fā)困難（涉及固件程序、上位機(jī)程序和驅(qū)動(dòng)程序的開發(fā)）、成本高和速度低等缺點(diǎn)；另一種方案是將USB 2.0協(xié)議用FPGA的IP核實(shí)現(xiàn)，利用FPGA的高處理能力和可編程性作為主機(jī)和設(shè)備的中介，從而實(shí)現(xiàn)遠(yuǎn)距傳輸。但是，開發(fā)USB 2.0協(xié)議的IP核難度較大，同時(shí)要占去FPGA很多的資源，而且更重要的是如果要實(shí)現(xiàn)480Mb／s的高速傳輸，F(xiàn)PGA的時(shí)鐘需要達(dá)到2GHz，這是困難而且不現(xiàn)實(shí)的。

采用了一種專業(yè)公司生產(chǎn)的高速USB物理層收發(fā)器（PHY）與現(xiàn)場(chǎng)可編程門陣列（FPGA）相配合的方式，利用高速USB物理層收發(fā)器來完成物理層協(xié)議，然后與現(xiàn)場(chǎng)可編程門陣列開發(fā)的符合業(yè)界標(biāo)準(zhǔn)的接口相連，進(jìn)而控制了上行數(shù)據(jù)和下行數(shù)據(jù)有序的流通，實(shí)現(xiàn)了USB 2.0傳輸距離的延長(zhǎng)，在保證信號(hào)傳輸正確的前提下，減少了開發(fā)周期，增加了實(shí)際運(yùn)用價(jià)值，達(dá)到了高速遠(yuǎn)距透明傳輸?shù)哪康摹?/p>

1 系統(tǒng)總體設(shè)計(jì)方案

提出的USB高速遠(yuǎn)程系統(tǒng)設(shè)計(jì)方案可實(shí)現(xiàn)高速（480Mb／s）遠(yuǎn)距（10km 以上）USB協(xié)議的傳輸。系統(tǒng)整體設(shè)計(jì)方案如圖1所示。系統(tǒng)分本地和遠(yuǎn)端兩部分，分別由PC主機(jī)、USB設(shè)備、USB電纜和收發(fā)機(jī)組成。它們都嚴(yán)格遵從USB協(xié)議規(guī)范。PC主機(jī)對(duì)整個(gè)系統(tǒng)進(jìn)行控制，收發(fā)機(jī)完成傳輸信號(hào)的轉(zhuǎn)換并實(shí)現(xiàn)USB信號(hào)長(zhǎng)距離傳輸，設(shè)備完成對(duì)PC機(jī)的響應(yīng)。

圖1 系統(tǒng)框圖

設(shè)計(jì)的核心是遠(yuǎn)端和本地收發(fā)機(jī)，它延長(zhǎng)了USB信號(hào)的有效傳輸距離，打破了USB協(xié)議對(duì)傳輸距離的限制。在系統(tǒng)正常工作的情況下，PC主機(jī)可以實(shí)現(xiàn)對(duì)設(shè)備的“透明”訪問，如同將設(shè)備直接通過USB電纜連至主機(jī)一樣。收發(fā)機(jī)由3個(gè)主要模塊組成：

（1）USB物理接口；

（2）光收發(fā)模塊；

（3）FPGA控制模塊。

此外，還應(yīng)有必要的供電模塊及輔助電路。

2 系統(tǒng)的具體實(shí)現(xiàn)

2.1 USB物理接口

選用美國(guó)國(guó)家半導(dǎo)體公司提供的USB3300作為USB物理接口模塊的核心芯片［1］。USB3300是一種在工業(yè)溫度下工作的高速USB物理層收發(fā)器 。該芯片使用低引腳計(jì)數(shù)接口（ULPI）連接ULPI兼容鏈路層。ULPI接口采用在鏈路層和PHY之間傳輸頻帶內(nèi)信號(hào)和狀態(tài)字節(jié)的方法，將引腳數(shù)從UTMI＋接口的54降低到現(xiàn)在的12［2］。

ULPI全稱為UTMI＋低引腳接口（UTMI＋LPI），用于消除USB開發(fā)者在高速USB 2.0邏輯設(shè)計(jì)中的困難，負(fù)責(zé)處理USB總線的底層協(xié)議和信號(hào)，完成USB協(xié)議電氣層上的處理任務(wù)。UTMI的關(guān)鍵特性主要有：向邏輯電路提供標(biāo)準(zhǔn)的UTMI接口；支持480Mb／s高速模式；數(shù)據(jù)的并－串／串－并轉(zhuǎn)換；比特填充和比特解填充；比特填充錯(cuò)誤的檢測(cè)；SYNC／EOP的產(chǎn)生和檢測(cè)；從USB的串行流中進(jìn)行數(shù)據(jù)和時(shí)鐘的恢復(fù)；保持寄存器用于暫存要發(fā)送和接收的數(shù)據(jù)；檢測(cè)和發(fā)送恢復(fù)信號(hào)；檢測(cè)復(fù)位和掛起／喚醒功能；支持在全速和高速之間切換及終端阻抗的切換。這些特征都為實(shí)現(xiàn)高速遠(yuǎn)距傳輸提供了實(shí)用的幫助。

通過開發(fā)符合業(yè)界標(biāo)準(zhǔn)的ULPI接口，將高速USB3300收發(fā)器整合于設(shè)計(jì)中。通過對(duì)USB3300內(nèi)部寄存器的訪問來實(shí)現(xiàn)對(duì)該芯片的控制，ULPI USB設(shè)備框圖如圖2所示。該芯片與FPGA的接口只有12個(gè)，除8條數(shù)據(jù)線外，其它均可進(jìn)行控制。節(jié)省了設(shè)計(jì)開發(fā)時(shí)間，簡(jiǎn)化了驗(yàn)證和產(chǎn)品測(cè)試過程，還能保證嵌入式USB核心邏輯器件與高速USB收發(fā)器的互聯(lián)互通。

圖2 基本ULPI USB設(shè)備框圖

2.2 FPGA控制模塊

2.2.1 USB協(xié)議傳輸過程

USB的事務(wù)處理包括主機(jī)發(fā)起任務(wù)、數(shù)據(jù)傳輸和設(shè)備應(yīng)答［3］。事務(wù)處理必須在1幀內(nèi)完成，而1幀的時(shí)間為1ms。如果在1幀時(shí)間里主機(jī)沒有得到設(shè)備的答復(fù)，則造成1次傳輸錯(cuò)誤。同時(shí)，USB協(xié)議還規(guī)定，在事務(wù)處理中，應(yīng)答的等待至多為18個(gè)位時(shí)間，約為1.5μs。因此，如果傳輸距離太長(zhǎng)，傳輸導(dǎo)線上的延時(shí)就會(huì)超過1幀的時(shí)間，導(dǎo)致傳輸錯(cuò)誤。為了實(shí)現(xiàn)高速遠(yuǎn)距離的傳輸，必須對(duì)USB協(xié)議中的事務(wù)包進(jìn)行相應(yīng)的處理。

USB的事務(wù)處理主要包括IN事務(wù)處理、OUT事務(wù)處理和SETUP處理［4］。這些事務(wù)處理的本質(zhì)類似，在此以IN事務(wù)處理舉例說明。一般情況下如圖3所示，USB主機(jī)向總線發(fā)出IN令牌包，通知某個(gè)設(shè)備準(zhǔn)備向USB主機(jī)發(fā)送數(shù)據(jù)；當(dāng)所指定的設(shè)備接收到令牌并驗(yàn)證后，將準(zhǔn)備好的數(shù)據(jù)組裝成DATA包由USB主機(jī)傳送出去；接著當(dāng)USB主機(jī)接收到數(shù)據(jù)，經(jīng)校驗(yàn)確認(rèn)其位填充、PID和CRC均無差錯(cuò)后，創(chuàng)建一個(gè)ACK握手包返回給設(shè)備，通知它主機(jī)已經(jīng)正確地接收到了數(shù)據(jù)，后面再進(jìn)行新的事務(wù)處理。當(dāng)主機(jī)收到的DATA包錯(cuò)誤時(shí)，握手包將不會(huì)產(chǎn)生，表明此事務(wù)處理過程沒有成功，而主機(jī)等待一定時(shí)間后將會(huì)重新啟動(dòng)任務(wù)。當(dāng)設(shè)備沒有準(zhǔn)備好時(shí)，它會(huì)給主機(jī)發(fā)送一個(gè)NAK握手包，表示現(xiàn)在還不能傳輸數(shù)據(jù)，而主機(jī)會(huì)在一定時(shí)間內(nèi)重新啟動(dòng)此事務(wù)。正是基于USB協(xié)議的此特征，為USB傳輸延長(zhǎng)設(shè)計(jì)提供了理論基礎(chǔ)。

圖3 IN事務(wù)處理

主機(jī)發(fā)起任務(wù)，而設(shè)備沒有準(zhǔn)備好的情況下，可以發(fā)送NAK來讓主機(jī)等待，利用這一特性，設(shè)計(jì)了高速遠(yuǎn)距USB傳輸方案。具體的實(shí)現(xiàn)方案如圖4所示。

主機(jī)發(fā)送IN令牌給本地收發(fā)端，由于要遠(yuǎn)距傳輸，設(shè)備不可能在USB協(xié)議規(guī)定的時(shí)間返回?cái)?shù)據(jù)，于是本地收發(fā)端在將數(shù)據(jù)下行傳輸給設(shè)備的同時(shí)給主機(jī)返回一個(gè)NAK信號(hào)，讓主機(jī)一直等待。而遠(yuǎn)端的收發(fā)端收到信號(hào)后將會(huì)直接發(fā)給設(shè)備，并將設(shè)備返回的信號(hào)上傳給本地的收端。本地收發(fā)端接收到信號(hào)后，便會(huì)繼續(xù)上傳給主機(jī)。因此，在延長(zhǎng)USB傳輸距離的同時(shí)，實(shí)現(xiàn)了主機(jī)和設(shè)備的透明傳輸。

圖4 IN事務(wù)遠(yuǎn)程傳輸

2.2.2 FPGA設(shè)計(jì)

由于不需在FPGA內(nèi)部完成USB協(xié)議IP核，采用ALTEAR公司的CYCLONE III系列EP3C10芯片完全能勝任此工作［5］。并且其功能強(qiáng)大、成本低廉，降低了開發(fā)風(fēng)險(xiǎn)。

FPGA內(nèi)部模塊如圖5如示。模塊由三部分組成：協(xié)議控制邏輯單元、ULPI接口邏輯單元和數(shù)據(jù)存儲(chǔ)單元。當(dāng)主機(jī)向設(shè)備發(fā)送數(shù)據(jù)時(shí)，首先由高速的USB PHY完成物理層協(xié)議，然后通過8位并行總線傳輸給FPGA的ULPI接口單元，協(xié)議控制邏輯單元根據(jù)所接收到的數(shù)據(jù)進(jìn)行相應(yīng)的處理，向主機(jī)返回NAK命令同時(shí)又將數(shù)據(jù)下傳，或是直接給主機(jī)回復(fù)ASK命令以結(jié)束本次事務(wù)。當(dāng)將數(shù)據(jù)下傳時(shí)，則會(huì)通過下行的ULPI接口與設(shè)備進(jìn)行通信。同理，如果設(shè)備要向主機(jī)傳送數(shù)據(jù)時(shí)，過程類似。從上面的分析可以看出，在保證信號(hào)高速、遠(yuǎn)距傳輸?shù)那疤嵯?，?jiǎn)化了FPGA的設(shè)計(jì)難度，降低了開發(fā)周期，減少了開發(fā)成本。

圖5 FPGA內(nèi)部模塊圖

2.3 光收發(fā)模塊設(shè)計(jì)

選用美國(guó)國(guó)家半導(dǎo)體公司生產(chǎn)的S92LV1224來完成與光纖的通信。DS92LV1224是300～600Mb／s的串并轉(zhuǎn)換器，支持高速的單向串行數(shù)據(jù)傳輸。由于其支持480Mb／s傳輸速度，才完成了USB 2.0協(xié)議規(guī)定的高速傳輸。

3 結(jié)束語

討論了USB 2.0協(xié)議遠(yuǎn)程高速傳輸?shù)脑?，提供了一種基于FPGA的遠(yuǎn)程USB高速傳輸系統(tǒng)的實(shí)現(xiàn)方案，驗(yàn)證了方案的可行性。該系統(tǒng)主要特點(diǎn)包括：

（1）遠(yuǎn)距離。由于使用FPGA完成了USB 2.0協(xié)議的轉(zhuǎn)換，并用光纖傳輸突破了協(xié)議對(duì)傳輸距離的約束，使傳輸距離達(dá)10km以上。

（2）高速性。采用專業(yè)公司生產(chǎn)的USB PHY高速完成物理層協(xié)議，從而真正實(shí)現(xiàn)了USB 2.0協(xié)議的高速傳輸。

（3）經(jīng)濟(jì)性。采用價(jià)格低廉的CYCLONE III芯片以及一些簡(jiǎn)單的模塊實(shí)現(xiàn)了USB 2.0協(xié)議的遠(yuǎn)程傳輸，從而可以輕易地組裝在現(xiàn)有大量支持USB 2.0協(xié)議的設(shè)備上，所以客戶使用本系統(tǒng)時(shí)無需另外更換硬件，達(dá)到了經(jīng)濟(jì)實(shí)用的效果。

（4）簡(jiǎn)易性。FPGA只是完成了一些簡(jiǎn)單的邏輯控制，而不用設(shè)計(jì)復(fù)雜的USB2.0IP核，從而降低了開發(fā)難度，減少了開發(fā)風(fēng)險(xiǎn)。

綜上所述，現(xiàn)有方案設(shè)計(jì)簡(jiǎn)易，經(jīng)濟(jì)實(shí)用，能突破USB傳輸距離的限制，并且保證其高速傳輸特性，具有較高的實(shí)用價(jià)值。

［1］SMSC.Hi－Speed USB host device or OTG PHY with ULPI low pin interface revision 1.08［EB／OL］.http：／／www.smsc.com／index.php？tid＝143＆pid＝28＆cid＝＆tab＝4，2007－11－07.

［2］Mentor raphics Corporation，Philips，SMSC，etal.UTMI＋low pin interface specification revision［EB／OL］.http：／／www.ulpi.org／documents.html，2004－10－20.

［3］周立功.USB 2.0與OTG規(guī)范及開發(fā)指南［M］.北京：北京航空航天大學(xué)出版社，2004.

［4］肖踞雄，翁鐵成，宋中慶.USB技術(shù)及其應(yīng)用設(shè)計(jì)［M］.北京：清華大學(xué)出版社，2003.

［5］楊登峰.基于FPGA的USB芯片設(shè)計(jì)［J］.微電子與計(jì)算機(jī)，2004，21（6）：39－41.