張印強，孫冬梅，程明霄

（南京工業(yè)大學(xué) 自動化與電氣工程學(xué)院，南京 210009）

0 引言

電容式傳感器廣泛地應(yīng)用于航空航天、軍事、工業(yè)、醫(yī)療等領(lǐng)域, 在很多場合下電容量只有幾pF到幾百pF,傳感器的輸出信號微弱，如何提高測量靈敏度和信噪比成為微弱電容檢測的關(guān)鍵[1]。

本文介紹了一種以FPGA為核心的電容數(shù)據(jù)采集系統(tǒng)，它利用基于載波調(diào)制的電荷放大電路完成電容/電壓轉(zhuǎn)換，抗干擾性較好。與傳統(tǒng)的模擬檢測系統(tǒng)相比，系統(tǒng)的載波生成和信號解調(diào)都在FPGA內(nèi)部實現(xiàn)，載波穩(wěn)定度更高, 解調(diào)誤差更小,高分辨率A/D轉(zhuǎn)換芯片的選用進(jìn)一步保證了精度。

1 系統(tǒng)組成

系統(tǒng)以FPGA為核心集成了差動電容傳感器、電源電路、信號調(diào)理電路、A/D 轉(zhuǎn)換電路、D/A 轉(zhuǎn)換電路等功能模塊。系統(tǒng)整體結(jié)構(gòu)如圖1 所示。

圖1 系統(tǒng)結(jié)構(gòu)簡圖

信號調(diào)理電路主要用于對差動電容的變化進(jìn)行載波調(diào)制、交流放大、濾波等預(yù)處理, 保證系統(tǒng)有較寬的測量范圍, 為AD轉(zhuǎn)換提供高質(zhì)量的信號；AD轉(zhuǎn)換電路負(fù)責(zé)把信號調(diào)理電路的輸出信號轉(zhuǎn)化為數(shù)字量,送FPGA進(jìn)行處理；FPGA模塊用于外設(shè)控制、載波生成、數(shù)字解調(diào)以及數(shù)據(jù)傳輸。

2 系統(tǒng)硬件設(shè)計

2.1 信號調(diào)理電路

2.1.1 電容/電壓轉(zhuǎn)換電路

為抑制共模噪聲，增強抗干擾性能，系統(tǒng)采用連續(xù)積分型電容檢測電路將差分電容的變化調(diào)制到正弦載波的幅度上[2,3]，再利用相干解調(diào)的方法得到電容變化量，電路如圖2所示。

C6和C8構(gòu)成差分電容；R2與R3為反饋電阻，阻值相等，C4和C9為反饋電容，電容值相同；R1為標(biāo)準(zhǔn)電阻，用于設(shè)置放大器U1的增益；它們與U1、U2構(gòu)成電荷放大器，將差分電容的變化量調(diào)制到載波幅度上。Vs為正弦載波信號，可表示為Vsinωct。一般反饋電阻R2很大，R2＞＞1/ωcC4,設(shè)U1的放大倍數(shù)為A，當(dāng)差分電容變化時，可得到輸出電壓Vo的表達(dá)式如式（1）所示：

圖2 電容/電壓轉(zhuǎn)換電路

電容/電壓轉(zhuǎn)換電路的輸出正比于差分電容的變化量，電容的變化被調(diào)制到輸出信號Vo的振幅之中。為保證測量精度以及小型化需求，U1選擇AD8221，U2選擇雙通道精密運算放大器OP2177。AD8221是美國模擬公司推出的儀表放大器，其增益誤差典型值小于20ppm且10KHz條件下的共模抑制比高達(dá)80dB。

2.1.2 差分信號調(diào)理電路

由于A/D轉(zhuǎn)換器必須采用全差分驅(qū)動輸入，且差分輸入的共模電壓以及對差分輸入的限制與基準(zhǔn)電壓有關(guān)，系統(tǒng)采用差分運算放大器ADA4941將電荷放大電路的輸出轉(zhuǎn)換為全差分信號后再與AD轉(zhuǎn)換器的差分輸入接口連接，差分信號調(diào)理電路如圖3所示。

ADA4941采用正負(fù)10伏的電源進(jìn)行供電，選用0.1μF的旁路電容降低干擾，通過調(diào)整R8和R10這兩個電阻的阻值可調(diào)整運算放大器的增益。8腳為輸入電壓引腳，與電容/電壓轉(zhuǎn)換電路的輸出引腳相連；2腳VRef設(shè)定差分信號的共模電壓，這里為2.5V，5腳和4腳為差分輸出信號，其輸出電壓如式（2）所示，差模輸出電壓如式（3）所示。

圖3 差分放大電路

2.2 電源電路

系統(tǒng)所用到的電源主要有5V、3.3V、2.5V、1.8V、1.2V，選用SPX1117提供5V、2.5V、1.8V電壓信號，選用AMS1117提供1.2V電壓信號，利用開關(guān)型穩(wěn)壓電源芯片LM2576提供3.3V信號。3.3V電源電路如圖4所示。

圖4 3.3V電源電路

2.3 A/D轉(zhuǎn)換電路

為保證數(shù)字解調(diào)的精度，選用高精度24位A/D 轉(zhuǎn)換芯片AD7767對信號調(diào)理電路輸出的差分驅(qū)動信號進(jìn)行采樣。AD7767為高性能24位過采樣SAR型模數(shù)轉(zhuǎn)換器，片內(nèi)集成數(shù)字濾波器(包括線性相位響應(yīng))，通過過采樣輸入來消除帶外噪聲，具有較寬的動態(tài)范圍和輸入帶寬，適用于超低功耗數(shù)據(jù)采集應(yīng)用。

AD7767的工作電壓為2.5V，標(biāo)準(zhǔn)基準(zhǔn)電壓為5V，為了保證A/D轉(zhuǎn)換的精度，選用ADI公司的高精度電壓參考源芯片ADR425提供基準(zhǔn)電壓，它具有低噪聲、高精度和出色的長期穩(wěn)定特性，輸出電壓5V?；鶞?zhǔn)電壓產(chǎn)生電路如圖5所示，輸入電壓引腳和輸出電源引腳均由去耦電容與地連接。

圖5 基準(zhǔn)電壓電路

AD7767的外圍電路如圖6所示，參考電壓由adref提供；其模擬工作電壓和數(shù)字供電電壓均為2.5V，I/O口電壓為3.3V，均通過去耦電容與地連接。CS引腳為片選輸入引腳，并充當(dāng)SDO引腳的使能信號。數(shù)據(jù)輸出采用串行接口方式，輸出數(shù)據(jù)的協(xié)議為SPI協(xié)議。串行接口用到SCLK、MCLK、DRDY、SDI、SDO等信號，其中SCLK為串行時鐘輸入，MCLK為主時鐘輸入；DRDY為數(shù)據(jù)就緒信號，低電平有效；轉(zhuǎn)換后的數(shù)據(jù)通過引腳SDO移位輸出。SDI為串行輸入引腳，主要用于多個器件的菊花鏈連接。時鐘信號、片選信號、串行輸出控制信號都由FPGA進(jìn)行控制。

圖6 AD7767的外圍電路

2.4 D/A轉(zhuǎn)換電路

選用TI公司的DAC9881將FPGA內(nèi)產(chǎn)生的數(shù)字載波信號轉(zhuǎn)換成模擬信號,其電路如圖7所示。

圖7 D/A轉(zhuǎn)換電路

TI 公司的DAC9881是高精確度的D/A轉(zhuǎn)換芯片，分辨率為18 位,典型功耗為4mW[4]。

2.5 FPGA模塊

FPGA芯片選用Altera公司生產(chǎn)的Cyclone系列的EP3C25E144C8, 其芯片模擬工作電壓為1.2V和2.5V，分別為模擬鎖相環(huán)PLL和模擬電壓端供電；數(shù)字工作電壓為3.3V和1.2V?？刂瞥绦虼鎯υ谂渲眯酒珽PCS16中。

3 系統(tǒng)軟件設(shè)計

3.1 DDS算法

直接數(shù)字頻率合成(DDS)技術(shù)[5]是一種從相位概念出發(fā)直接合成所需波形的一種新的全數(shù)字頻率合成技術(shù)，其結(jié)構(gòu)如圖8所示。

圖8 DDS的結(jié)構(gòu)框圖

DDS系統(tǒng)主要由相位累加器、波形存儲器和數(shù)模轉(zhuǎn)換電路等部分組成。相位累加器由加法器和累加寄存器級聯(lián)構(gòu)成，在時鐘脈沖的控制下將頻率控制字與累加相位相加，得到信號的新相位。相位累加器的輸出作為波形存儲器的相位地址，通過查找表得到對應(yīng)的正弦值或余弦值，經(jīng)數(shù)模轉(zhuǎn)換器將數(shù)字量形式的波形幅值轉(zhuǎn)換為模擬量。

DDS算法實現(xiàn)的部分代碼如下：

always @ (posedge clk or posedge rst)

begin

if (rst)

ADD_1＜=0;

Else if(we) //ADD_1為頻率控制字

ADD_1＜= data;

end

always @ (posedge clk or posedge rst)

begin

if (rst)

ADD_2＜=0;

Else if(en)

ADD_2＜=ADD_2+ADD_1; //相位累加器

end

DDS載波生成信號的modelsim仿真結(jié)果如圖9所示，sin_o和cos_o代表正弦值和余弦值。

圖9 DDS模塊的modelsim仿真圖

3.2 AD7767的采樣控制

AD7767通過串行數(shù)據(jù)輸出引腳(SDO)輸出其數(shù)據(jù)轉(zhuǎn)換結(jié)果。SCLK是該器件的串行時鐘輸入；DRDY線用作狀態(tài)信號；CS信號是SDO引腳的選通信號。數(shù)據(jù)讀出的工作時序如圖10所示。

有效的數(shù)據(jù)準(zhǔn)備好時，DRDY被置為低電平。CS引腳變?yōu)榈碗娖胶箝_始啟動串行數(shù)據(jù)傳輸，數(shù)據(jù)在時鐘信號控制下串行輸出，F(xiàn)PGA 提供AD7767工作所需的時鐘信號和控制信號。在QUARTUS中設(shè)計的A/D控制模塊如圖11所示。

圖10 ADS1278的串行時序圖

圖11 AD控制模塊圖

4 結(jié)束語

基于FPGA的電容數(shù)據(jù)采集系統(tǒng)運用數(shù)字技術(shù)生產(chǎn)載波和實現(xiàn)解調(diào)，結(jié)構(gòu)簡單，精度高，具有一定的實用價值。

[1] 劉俊, 徐佩, 石云波. 微弱電容信號的離散頻率測試方法及其硬件電路的實現(xiàn)[J]. 兵工學(xué)報, 2005, 26(4): 500-503.

[2] 周曉奇, 鄭陽明, 金仲和, 等. 基于FPGA的數(shù)字式電容檢測系統(tǒng)[J]. 傳感技術(shù)學(xué)報, 2008, 21( 4): 698-699.

[3] 龐士信, 王超, 匡石. 基于FPGA的硅電容傳感器調(diào)理模塊設(shè)計[J]. 儀表技術(shù)與傳感器, 2010, (10): 1-2.

[4] 魏永旺, 羅海波, 鄒彥. 18位數(shù)/模轉(zhuǎn)換芯DAC9881的原理與應(yīng)用[J]. 現(xiàn)代電子技術(shù), 2009, (14): 167-169.

[5] 湯文亮. 基于CORDIC算法的高速高精度DDS研究與實現(xiàn)[J]. 制造業(yè)自動化, 2011, 33(3): 104-106.