朱海濤,張 弘,許唐紅,王 東,蘭 敏

(四川大學(xué)電子信息學(xué)院,成都 610064)

1 引 言

近年來(lái),隨著射頻集成電路(RFIC)的飛速發(fā)展,短波通信設(shè)備也向著高集成度、高性能和低功耗的趨勢(shì)發(fā)展。然而,短波信道干擾多以及空間信號(hào)幅度差異極大給短波接收機(jī)的發(fā)展帶來(lái)了挑戰(zhàn),特別是短波寬帶接收機(jī)更要求較高的線性度。

混頻器作為射頻接收前端的核心部分之一,其性能至關(guān)重要[1]?；祛l器的線性度已經(jīng)成為影響短波寬帶接收機(jī)性能的關(guān)鍵因素之一。目前混頻器的種類繁多,場(chǎng)效應(yīng)管混頻器以其低成本、低功耗以及易集成等顯著優(yōu)勢(shì)成為市場(chǎng)的主流[2],雙平衡混頻器也因?yàn)槠鋬?yōu)異的性能成為廣大工程師首選的電路結(jié)構(gòu),雙平衡MOS吉爾伯特型混頻器就是一個(gè)經(jīng)典的范例[3]。CMOS技術(shù)的進(jìn)步使得單片混頻器芯片的性能不斷提高,然而面對(duì)短波通信的高線性要求,仍然沒(méi)有性能理想的全集成芯片可供選擇。本文采用雙平衡的電路結(jié)構(gòu)形式,對(duì)輸入、輸出電路進(jìn)行阻抗匹配,用開(kāi)關(guān)型場(chǎng)效應(yīng)管實(shí)現(xiàn)高線性的短波混頻器設(shè)計(jì),通過(guò)調(diào)整場(chǎng)效應(yīng)管的溝道寬度及偏置電壓優(yōu)化混頻器性能指標(biāo)。

2 電路設(shè)計(jì)

2.1 場(chǎng)效應(yīng)管的開(kāi)關(guān)功能

場(chǎng)效應(yīng)管是依靠多數(shù)載流子工作的器件,沒(méi)有少數(shù)載流子存儲(chǔ)效應(yīng),非常適合高速工作的要求[4]。場(chǎng)效應(yīng)管輸入電壓信號(hào)的線性動(dòng)態(tài)范圍大、噪聲系數(shù)低,適合用于高線性度的電路設(shè)計(jì)[5]?；趫?chǎng)效應(yīng)管的眾多優(yōu)點(diǎn),結(jié)合MOSFET溝道長(zhǎng)度調(diào)制效應(yīng)的特點(diǎn),本文選擇使用N溝道增強(qiáng)型場(chǎng)效應(yīng)管設(shè)計(jì)開(kāi)關(guān)管。N溝道增強(qiáng)型場(chǎng)效應(yīng)管的工作狀態(tài)一般分為3個(gè)區(qū):截止區(qū)、非飽和區(qū)和飽和區(qū)[6]。當(dāng)VGSVTH且VDSVTH且VDS>VGS-VTH時(shí),NMOSFET工作在飽和區(qū)。其中VGS為柵極到源極電壓,VDS為漏極到源極電壓,VTH為開(kāi)啟電壓。通過(guò)合理選擇靜態(tài)工作點(diǎn),讓NMOSFET交替工作在截止區(qū)和非飽和區(qū),就能實(shí)現(xiàn)開(kāi)關(guān)功能。若選擇的 VGS越大,則使NMOSFET工作在截止區(qū)和非飽和區(qū)的 VDS可選擇范圍越大;若選擇的VDS越大,則VGS必須相對(duì)較大才能保證NMOSFET工作在截止區(qū)和非飽和區(qū)。VGS和VDS的增大都會(huì)導(dǎo)致工作電流明顯增加,混頻器的功耗相應(yīng)增大。

2.2 混頻器開(kāi)關(guān)單元設(shè)計(jì)

混頻器開(kāi)關(guān)單元電路如圖1所示。場(chǎng)效應(yīng)管M1～M4組成兩對(duì)開(kāi)關(guān)管,本振信號(hào)通過(guò)開(kāi)關(guān)管柵極引入,射頻信號(hào)直接加在開(kāi)關(guān)管的源極,中頻信號(hào)從開(kāi)關(guān)管的漏極輸出。本振大信號(hào)驅(qū)動(dòng)兩對(duì)管交替開(kāi)關(guān),達(dá)到混頻的目的。

圖1 開(kāi)關(guān)單元電路Fig.1 The switch cell circuit

漏極偏置電壓通過(guò)串聯(lián)10 kΨ的電阻加在各開(kāi)關(guān)管的漏極,柵極偏置電壓直接加在各開(kāi)關(guān)管的柵極,襯底偏置電壓直接加在各開(kāi)關(guān)管的襯底端,通過(guò)調(diào)整開(kāi)關(guān)管的各個(gè)偏壓選擇合適的靜態(tài)工作點(diǎn)。要使兩對(duì)管成為理想的開(kāi)關(guān),本振信號(hào)應(yīng)該是理想的方波,但是這種射頻方波信號(hào)在實(shí)際電路中很難實(shí)現(xiàn),通常采用幅度較大的正弦信號(hào)代替。當(dāng)本振信號(hào)足夠強(qiáng),兩對(duì)管可以近似為理想開(kāi)關(guān),在本振信號(hào)的正半周期內(nèi),M1、M2導(dǎo)通,M3、M4截止;而在負(fù)半周期內(nèi),M3、M4導(dǎo)通,M1、M2截止。經(jīng)過(guò)開(kāi)關(guān)管的作用后,大幅度的正弦本振信號(hào)可以近似為方波信號(hào)[7]

其中,VLO是本振信號(hào)的幅度,sgn[cosωLOt]是一個(gè)幅度為1、角頻率為 ωLO的方波信號(hào)

將方波信號(hào)sgn[cosωLOt]進(jìn)行傅里葉變換,可得

方波信號(hào)由本振信號(hào)的各奇次諧波組成。

假設(shè)輸入的射頻信號(hào)為正弦信號(hào)

混頻器輸出電流

其中,IRF為射頻信號(hào)的幅度,ωRF為射頻信號(hào)的角頻率,ωLO為本振信號(hào)的角頻率。由式(5)可知,混頻器的輸出僅由本振頻率各奇次諧波與輸入射頻信號(hào)的和頻與差頻成分組成,實(shí)現(xiàn)了混頻器的變頻功能,在混頻器的輸出端通過(guò)中頻濾波器選擇所需的中頻信號(hào)。由于混頻器采用雙平衡結(jié)構(gòu),而且信號(hào)采用差分形式,因此輸出頻譜中包含有較少的毛刺成分,有利于提高混頻器的線性度。

2.3 輸入、輸出電路設(shè)計(jì)

本文中的混頻器帶寬較寬,而且信號(hào)采用差分形式,要求輸入、輸出匹配網(wǎng)絡(luò)不但要覆蓋整個(gè)寬頻帶,而且還要完成單端與雙端之間的轉(zhuǎn)換。傳統(tǒng)的L型、T型以及π型匹配網(wǎng)絡(luò)是基于單頻點(diǎn)的匹配方法,在匹配頻點(diǎn)性能較好,整個(gè)頻帶內(nèi)插損較大。如果還要用LC器件實(shí)現(xiàn)單端與雙端之間的轉(zhuǎn)換,損耗更大。傳輸線變壓器不僅能實(shí)現(xiàn)超寬帶阻抗變換,而且插損很小,還能實(shí)現(xiàn)單端與雙端之間的轉(zhuǎn)換。

本振信號(hào)從開(kāi)關(guān)管的柵極輸入,本振信號(hào)幅度的大小直接決定了開(kāi)關(guān)管的導(dǎo)通、截止?fàn)顟B(tài),對(duì)混頻器的線性度、噪聲系數(shù)、變頻損耗等指標(biāo)有決定作用。本振信號(hào)輸入端要保證阻抗匹配,減小本振信號(hào)的損耗。本振信號(hào)端的輸入阻抗隨開(kāi)關(guān)管的偏置電壓和溝道寬度變化較小,在71.5～100MHz范圍內(nèi),阻抗值保持在 780-j17.5 Ψ～ 780+j36.2 Ψ之間。本振輸入阻抗的電抗與電阻相差近20倍,為實(shí)現(xiàn)寬帶匹配,本文主要考慮電阻的匹配,采用一個(gè)單端到單端的變壓器與一個(gè)單端到雙端的變壓器串聯(lián)實(shí)現(xiàn)本振輸入電路設(shè)計(jì)。本振輸入電路如圖2所示,在TF2的輸出中間端口加入一個(gè)隔直電容,開(kāi)關(guān)管的柵極偏壓通過(guò)TF2的 A點(diǎn)加入,這樣不影響本振差分信號(hào)的平衡輸入。圖3給出了本振輸入電路在71.5～100 MHz范圍內(nèi)的S21和S11曲線。從圖中可以看出,在該頻段內(nèi),S21均大于-0.001 dB,S11均小于-36 dB,較好地實(shí)現(xiàn)了阻抗匹配。

圖2 本振輸入電路Fig.2 The LO input circuit

圖3 本振輸入電路的S參數(shù)Fig.3 The S-parameters of LO input circuit

射頻信號(hào)幅度較小,如果在輸入端口的損耗過(guò)大,將直接影響混頻器的變頻損耗、噪聲系數(shù)等指標(biāo)。射頻信號(hào)端的輸入阻抗隨開(kāi)關(guān)管的偏置電壓和溝道寬度變化較大,在1.5～30 MHz范圍內(nèi),電阻最大值與最小值相差3個(gè)數(shù)量級(jí),電抗最大值與最小值相差2個(gè)數(shù)量級(jí),電阻值比電抗值小3個(gè)數(shù)量級(jí)。由于射頻信號(hào)端輸入阻抗值變化較大,阻抗匹配難度較大,本文采用傳輸線變壓器實(shí)現(xiàn)單端到雙端變換,適當(dāng)控制射頻輸入電路的損耗。

中頻信號(hào)輸出阻抗較高,電阻隨開(kāi)關(guān)管的偏置電壓和溝道寬度變化較小,近似20 kΨ,電抗隨開(kāi)關(guān)管的偏置電壓和溝道寬度變化較大,最小值與最大值相差20倍以上。盡管電抗值變化較大,但是最大值也比電阻值小5倍以上,本文仍然主要考慮電阻的匹配,采用一個(gè)雙端到單端的變壓器與兩個(gè)單端到單端的變壓器串聯(lián)實(shí)現(xiàn)中頻輸出電路設(shè)計(jì)。中頻輸出電路如圖4所示,在TF5的輸入中間端口加入一個(gè)隔直電容,防止漏極偏壓短路。圖5給出了中頻輸出電路的S21和S11曲線。從圖中可以看出,70MHz中頻處,S21為-0.214 dB,S11為-13.171 dB。

圖4 中頻輸出電路Fig.4 The IF output circuit

圖5 中頻輸出電路的S參數(shù)Fig.5 The S-parameters of IF output circuit

2.4 混頻器整體性能優(yōu)化仿真

本文使用的N溝道增強(qiáng)型場(chǎng)效應(yīng)管參數(shù)眾多,已有較多文獻(xiàn)給出了MOSFET的分布電阻模型、分布電容模型以及計(jì)算方法[8],這里不再贅述。本文通過(guò)改變MOSFET溝道的長(zhǎng)寬比以及偏置電壓來(lái)優(yōu)化混頻器的性能。對(duì)于特定工藝的MOSFET一般選擇固定溝道長(zhǎng)度,通過(guò)改變溝道寬度實(shí)現(xiàn)長(zhǎng)寬比的變化,本文采用0.25 μ m工藝的MOSFET,溝道長(zhǎng)度固定為0.6 μ m 。

通?；祛l器的設(shè)計(jì)中需要將輸入三階截點(diǎn)、變頻損耗、噪聲系數(shù)等指標(biāo)之間進(jìn)行折衷來(lái)實(shí)現(xiàn)整體設(shè)計(jì)的最佳性能。本文先考察混頻器的輸入三階截點(diǎn)和變頻損耗,然后再逐步分析混頻器的其他技術(shù)指標(biāo)。開(kāi)關(guān)管的溝道寬度、柵極偏置電壓、漏極偏置電壓、襯底偏置電壓以及本振功率都是影響混頻器性能的關(guān)鍵因素。先限定這幾個(gè)關(guān)鍵參數(shù)的優(yōu)化范圍:開(kāi)關(guān)管的溝道寬度為 20～200 μ m,柵極偏置電壓和漏極偏置電壓為0～12 V,襯底偏置電壓為-12～0 V,本振功率為10～30 dBm。通過(guò)ADS軟件的優(yōu)化功能,將這5個(gè)參數(shù)設(shè)置為優(yōu)化變量,對(duì)混頻器的輸入三階截點(diǎn)和變頻損耗指標(biāo)進(jìn)行優(yōu)化。通過(guò)多次優(yōu)化,最后選取溝道寬度為170 μ m,柵極偏置電壓為3 V,漏極偏置電壓為7V,襯底偏置電壓為-5 V,本振功率為27 dBm。

優(yōu)化所得輸入三階截點(diǎn)如圖6所示,在射頻輸入為22.5 MHz時(shí)最大,為60.423 dBm;在射頻輸入為1.5 MHz時(shí)最小,為43.702 dBm,輸入三階截點(diǎn)在整個(gè)工作頻帶內(nèi)雖然變化較大,但都滿足大于40 dBm的設(shè)計(jì)要求。變頻損耗如圖7所示,在射頻輸入為30 MHz時(shí)最大,為5.619 dB;在射頻輸入為19.5 MHz時(shí)最小,為5.579 dB,最大值與最小值相差僅0.04 dB,變頻損耗在工作頻帶內(nèi)變化較小。

圖6 輸入三階截點(diǎn)隨射頻頻率變化曲線Fig.6 Input IP3 vs.RF frequency

圖7 變頻損耗隨射頻頻率變化曲線Fig.7 Conversion Loss vs.RF frequency

在整個(gè)工作頻帶范圍內(nèi),雙邊帶噪聲系數(shù)小于1.1 dB,單邊帶噪聲系數(shù)都小于4.3 dB,1 dB壓縮點(diǎn)高于12 dBm。

3 電路實(shí)現(xiàn)與測(cè)試

該混頻器是采用雙平衡結(jié)構(gòu),實(shí)際電路設(shè)計(jì)中應(yīng)控制差分信號(hào)的相位延遲相同,保證混頻器的平衡性。另外,由于4個(gè)開(kāi)關(guān)管的物理參數(shù)存在細(xì)小的個(gè)體差異,對(duì)混頻器的平衡性有一定的影響,電路設(shè)計(jì)中可以加入一些輔助元器件用于調(diào)節(jié)混頻器的平衡性。由于實(shí)際應(yīng)用的系統(tǒng)只提供+12 V、-12 V電壓,場(chǎng)效應(yīng)管的偏置電壓通過(guò)分壓電路實(shí)現(xiàn)。實(shí)際制作的混頻器如圖8所示,實(shí)測(cè)輸入三階截點(diǎn)和變頻損耗分別如圖9和圖10所示。整個(gè)工作頻帶內(nèi),實(shí)測(cè)輸入三階截點(diǎn)高于40 dBm,變頻損耗小于7 dB,1 dB壓縮點(diǎn)高于12 dBm,單邊帶噪聲系數(shù)小于7 dB。盡管實(shí)測(cè)數(shù)據(jù)與仿真結(jié)果存在一定的差距,但是基本滿足了實(shí)際應(yīng)用。

圖8 混頻器照片F(xiàn)ig.8 Photo of the mixer

圖9 實(shí)測(cè)輸入三階截點(diǎn)Fig.9 The test result of input IP3 vs.RF frequency

圖10 實(shí)測(cè)變頻損耗Fig.10 The test result of Conversion Loss vs.RF frequency

4 結(jié) 論

本文采用雙平衡場(chǎng)效應(yīng)管結(jié)構(gòu)和阻抗匹配技術(shù)設(shè)計(jì)了一種適用于超寬帶短波接收機(jī)的高線性混頻器,借助仿真工具優(yōu)化了電路參數(shù),在基本不影響混頻器其他參數(shù)的條件下,輸入三階截點(diǎn)在寬頻帶范圍內(nèi)高于40 dBm,基本滿足了超寬帶短波接收機(jī)的應(yīng)用。但該混頻器也存在有待改進(jìn)的地方:輸入、輸出電路沒(méi)有實(shí)現(xiàn)理想的阻抗匹配,實(shí)際應(yīng)用中需考慮中頻輸出電路與接收機(jī)中頻濾波器的阻抗匹配;應(yīng)充分考慮電路的物理結(jié)構(gòu)和工藝的影響,改善電路的相位平衡性,提升混頻器的整體性能。

[1] 解建勇,孫素慧.通用短波接收機(jī)射頻前端設(shè)計(jì)[J].無(wú)線電通信技術(shù),2009,35(3):1-3.XIE Jian-yong,SUN Su-hui.The RF front-Design of current short-wave receiver[J].Wireless Communication Technology,2009,35(3):1-3.(in Chinese)

[2] 李恩玲,褚蒙,周如培.射頻CMOS混頻器的設(shè)計(jì)[J].微電子學(xué),2005,35(2):1-3.LI En-ling,CHU Meng,ZHOU Ru-pei.Design of RF CMOS Mixer[J].Microelectronics,2005,35(2):1-3.(in Chinese)

[3] 周少華.基于吉爾伯特型的CMOS射頻混頻器的設(shè)計(jì)[J].吉首大學(xué)學(xué)報(bào)(自然科學(xué)版),2011,32(3):1-3.ZHOU Shao-hua.Design ofCMOS RF Mixer based on Gilbert[J].Journal of Jishou University(Natural Science Edition),2011,32(3):1-3.(in Chinese)

[4] 吳金,姚建楠,常昌遠(yuǎn).CMOS模擬IP線性集成電路[M].南京:東南大學(xué)出版社,2007:11-12.WU Jin,YAO Jian-nan,CHANG Chang-yuan.CMOS Analog IP linearity Integrated Circuits[M].Nanjing:Southeast University Press,2007:11-12.(in Chinese)

[5] 王志剛,龔杰星.現(xiàn)代電子線路[M].北京:北方交通大學(xué)出版社,2003:62-75.WANG Zhi-gang,GONG Jie-xing.Modern Electron Circuitry[M].Beijing:North Jiaotong University Press,2003:62-75.(in Chinese)

[6] 陳貴燦,邵志標(biāo),程軍,等.CMOS集成電路設(shè)計(jì)[M].西安:西安交通大學(xué)出版社,1999:48-51.CHEN Gui-can,SHAO Zhi-biao,CHENG Jun,et al.Design of CMOS Integrated Circuits[M].Xi′an:Xi′an Jiaotong University Press,1999:48-51.(in Chinese)

[7] 池保勇,余志平,石秉學(xué).CMOS射頻集成電路分析與設(shè)計(jì)[M].北京:清華大學(xué)出版社,2006:256-257.CHI Bao-yong,YU Zhi-ping,SHI Bing-xue.Analysis and Design of CMOS RF Integrated Circuits[M].Beijing:Tsinghua University Press,2006:256-257.(in Chinese)

[8] Allen P E.CMOS模擬集成電路設(shè)計(jì)[M].馮軍,譯.北京:電子工業(yè)出版社,2005:58-73.Allen P E.Design of CMOS Analog Integrated Circuits[M].Translated by FENG Jun.Beijing:Publishing House of Electronic Industry,2005:58-73.(in Chinese)