常昌遠 王紹權(quán) 陳 瑤 余東升
(東南大學(xué)集成電路學(xué)院,南京 210096)
一種低相位噪聲LC壓控振蕩器的設(shè)計與實現(xiàn)
常昌遠 王紹權(quán) 陳 瑤 余東升
(東南大學(xué)集成電路學(xué)院,南京 210096)
基于TSMC 0.35 μm CMOS工藝,設(shè)計并實現(xiàn)了一種用于鎖相環(huán)(PLL)頻率合成器中的低相位噪聲LC壓控振蕩器.這種壓控振蕩器采用互補交叉耦合差分結(jié)構(gòu),利用開關(guān)電容陣列技術(shù)增大頻率調(diào)諧范圍,并結(jié)合大濾波電容、二次諧波諧振濾波網(wǎng)絡(luò)、開關(guān)電容陣列和偏置濾波網(wǎng)絡(luò)來降低相位噪聲.采用TSMC 0.35 μm CMOS工藝完成前仿真、版圖設(shè)計與后仿真,芯片面積為1 285.3 μm ×1 162.7 μm.流片測試結(jié)果顯示,LC 壓控振蕩器的頻率調(diào)諧范圍為 1.558 ~2.065 GHz,調(diào)諧范圍高達28%,中心頻率處的相位噪聲為-133.3 dBc/Hz@1 MHz,綜合性能指數(shù)為-183.3 dBc/Hz.由此表明,所設(shè)計的壓控振蕩器具有比較優(yōu)異的綜合性能.
LC壓控振蕩器;相位噪聲;開關(guān)電容陣列;CMOS
無線通信系統(tǒng)的迅猛發(fā)展促進了低成本、高集成度無線收發(fā)機的研究與開發(fā).同時,現(xiàn)代集成電路制造工藝的不斷進步,使得無線收發(fā)機系統(tǒng)中大部分單元電路能夠集成到單片收發(fā)機芯片上.作為壓控振蕩器(voltage controlled oscillator,VCO)重要的性能指標(biāo),相位噪聲會對收發(fā)機接受信號產(chǎn)生嚴(yán)重干擾[1].利用CMOS工藝將LC壓控振蕩器集成到頻率合成器中,可降低生產(chǎn)成本,但CMOS器件中較高的1/f噪聲導(dǎo)致相位噪聲明顯增加[2].近年來,通過采取合理的降噪措施,利用CMOS實現(xiàn)的LC壓控振蕩器的相位噪聲性能已經(jīng)能夠滿足大多數(shù)應(yīng)用場合.Fang等[3]綜合運用大濾波電容、開關(guān)電容和偏置濾波技術(shù)設(shè)計了一款應(yīng)用于WSN中的壓控振蕩器.Jongsik等[4]采用大電容濾波和諧振濾波網(wǎng)絡(luò)技術(shù)設(shè)計了一款線性度良好、具有寬調(diào)諧范圍的LC壓控振蕩器.Wang等[5]利用諧波濾波電阻來降低相位噪聲.Mohamed等[6]采取電流復(fù)用技術(shù)使有效相位噪聲達到-133.3 dBc/Hz@1 MHz.
為了獲得更好的綜合性能,本文采用TSMC 0.35 μm CMOS工藝設(shè)計了一款中心頻率為1.81 GHz的LC壓控振蕩器.基于降低相位噪聲的設(shè)計原理和方法,給出了具體的電路設(shè)計、版圖設(shè)計與后仿真.流片測試結(jié)果表明,所設(shè)計的壓控振蕩器整體性能優(yōu)良.
實際上,VCO中的有源器件與無源器件都會產(chǎn)生噪聲.噪聲對振蕩器的影響表現(xiàn)為輸出信號幅度和頻率的隨機波動,且幅度擾動會被限幅機制所抑制,頻率的隨機波動在頻率域表現(xiàn)為邊帶噪聲譜.
圖1 VCO核心電路圖
基于噪聲濾波技術(shù)的互補交叉耦合差分振蕩器核心電路圖見圖1.由圖可知,電感L1和電容C1插在共模點S1和Mtail產(chǎn)生的尾電流源之間,諧振于頻率2ω0處,為共模點S1提供高阻抗,抑制了諧振回路有載品質(zhì)因數(shù)的降低.共模點S1的阻抗由L1的品質(zhì)因數(shù)決定.同樣,在共模點S2和地之間插入由L2和C2構(gòu)成的諧振網(wǎng)絡(luò),提高共模點S2的阻抗,抑制了MOS管MN1和MN2對諧振回路品質(zhì)因數(shù)的降低.
根據(jù)Leeson[7]的分析,VCO的相位噪聲可以表示為
式中,F(xiàn)為經(jīng)驗參數(shù);k為波爾茲曼常數(shù);T為絕對溫度;Psig為諧振電路的功耗;ω0和 ω1/f3分別為1/f2和1/f3相位噪聲區(qū)域的拐角頻率;Δω為頻偏;QL為諧振腔的有載品質(zhì)因數(shù),主要由諧振電感的品質(zhì)因數(shù)決定.在電感值選定后,應(yīng)該選擇圈數(shù)少、內(nèi)徑大的電感.設(shè)計中采用二次諧波諧振濾波電路以有效增加QL.
根據(jù)Hajimiri等[1]的分析,振蕩器輸出波形越對稱,ω1/f3和相位噪聲越小.本設(shè)計中采用交叉耦合差分結(jié)構(gòu),可以得到對稱的波形,從而使得ω1/f3和相位噪聲均較小.
尾電流管的閃爍噪聲和高頻噪聲可以上變頻變?yōu)橄辔辉肼?尾電流管的閃爍噪聲譜密度為
式中為尾電流平方均值;Δf為頻率變化值;Kf為工藝相關(guān)常量;W和L分別為MOS管的柵寬和柵長;COX為單位面積柵氧電容;gm為MOS管的跨導(dǎo).
可見,增大尾電流管的尺寸可以降低閃爍噪聲.與NMOS器件相比,PMOS器件具有較小的閃爍噪聲,故設(shè)計中選用PMOS晶體管為VCO提供偏置電流.
根據(jù)Rael等[8]的分析,尾電流源中閃爍噪聲和偶次諧波附近的噪聲將會通過單平衡混頻過程進入振蕩器相位噪聲中.圖1中,與振蕩器尾電流管Mtail并聯(lián)的大電容Ctail可以過濾或者抑制偶次諧波附近的噪聲.實際上,該大電容與尾電流管Mtail構(gòu)成了一個低通濾波器.選擇合適的容值,使濾波器的截止頻率低于二次諧波頻率2ω0,便可抑制偶次諧波附近的噪聲,避免其影響振蕩器相位噪聲.
此外,根據(jù) Hajimiri等[9]的分析,大電容Ctail可以降低MP1和MP2中漏電流的占空比以及MOS管溝道的熱噪聲,減少敏感時刻的噪聲源,從而降低振蕩器的相位噪聲.
尾電流源在VCO中的作用為:①為振蕩器提供偏置電流;② 在差分對管的共模點處提供高阻抗[10].VCO振蕩過程中,在振蕩波形的波峰與波谷處差分對管進入線性區(qū),此時其電阻較小,從而降低了諧振腔的有載品質(zhì)因數(shù)QL.由于共模點S1和S2處的振蕩頻率為2ω0,故可以在這2個共模點處分別插入一個窄帶電路,并使此電路諧振于2ω0.窄帶波網(wǎng)絡(luò)為諧振腔提供了較高的阻抗,從而阻止了QL的降低.
根據(jù)Emad等[10]的分析,可變電容可以將AM噪聲調(diào)制為相位噪聲.相位噪聲的轉(zhuǎn)化程度受可變電容靈敏度kvar影響,kvar越大,則AM-FM 調(diào)制越明顯.對于一個調(diào)諧范圍較寬的LC VCO,如果僅采用大范圍可變電容實現(xiàn)頻率調(diào)諧,則可變電容靈敏度kvar較大.
Nbit開關(guān)電容陣列可以將整個可調(diào)頻率范圍分為2N個子區(qū)域.子區(qū)域的選擇通過閉合與斷開開關(guān)電容來實現(xiàn),子區(qū)域內(nèi)頻率的調(diào)諧則通過控制可變電容來實現(xiàn).由此便可使任何一個子區(qū)域里可變電容的靈敏度kvar都較小,從而有效降低可變電容AM-FM調(diào)制效應(yīng)造成的相位噪聲.
振蕩器尾電流源的偏置一般由帶隙基準(zhǔn)電流源提供.為了阻止帶隙基準(zhǔn)和偏置電流鏡的噪聲進入尾電流源影響振蕩器的相位噪聲,可以在偏置電路中加入低通濾波器[3].低通濾波器的作用是過濾高頻噪聲,由簡單的RC網(wǎng)絡(luò)構(gòu)成.圖1中,RLP和CLP構(gòu)成了一個低通濾波器,其3 dB帶寬為11 kHz.
圖2為LC VCO的整體結(jié)構(gòu)圖,采用互補交叉耦合差分結(jié)構(gòu).MOS 管 MP1,MP2,MN1,MN2組成了差分負(fù)阻管.與僅使用PMOS或者NMOS負(fù)阻管的差分結(jié)構(gòu)相比,互補交叉耦合差分結(jié)構(gòu)振蕩器的輸出振蕩波形更加對稱,1/f3區(qū)域的相位噪聲更小[11].振蕩器采用電流偏置的方法.Mtail產(chǎn)生的尾電流源為振蕩器提供偏置電流,使振蕩器工作在電流受限區(qū)[12].
圖2 LC VCO的整體結(jié)構(gòu)圖
為了增加振蕩器的頻率輸出范圍,振蕩器采用3 bit開關(guān)電容完成頻率粗調(diào),采用MOS變?nèi)莨芡瓿深l率細調(diào).圖2中,S1~S7構(gòu)成了3 bit開關(guān)電容陣列;2個電感LP串聯(lián)構(gòu)成了諧振電感;積累型MOS管可變電容構(gòu)成了諧振腔可變電容Cvar;Cfix為諧振腔固定電容;Rb為諧振腔偏置電阻.
MOS管Mcur和Mtail組成電流鏡,放大帶隙基準(zhǔn)所提供的偏置電流Ibias.電阻RLP和電容CLP構(gòu)成偏置濾波網(wǎng)絡(luò),抑制偏置電路的噪聲.與尾電流管Mtail并聯(lián)的大電容Ctail抑制了尾電流管二次諧波噪聲及更高次諧波噪聲,改善了振蕩器的相位噪聲.L1與C1,L2與C2分別在振蕩器2個共模點處組成二次諧波濾波網(wǎng)絡(luò),極大地降低了相位噪聲.振蕩器差分輸出端的兩級反相器構(gòu)成了輸出緩沖器.
采用TSMC 0.35 μm CMOS工藝?yán)L制振蕩器的版圖.版圖采用完全對稱的形式,降低了寄生參數(shù),保證了器件的良好匹配性,有助于提高LC VCO的性能.版圖中,2個諧振電感應(yīng)保持足夠遠的距離,以防止過大的互感出現(xiàn).有源電路應(yīng)遠離電感,以防止受到電感大電流的影響.連接諧振電感、諧振電容、開關(guān)電容和有源負(fù)阻的金屬線應(yīng)采用方塊電阻小、與襯底寄生電容小的最頂層Metal-4[13],且引線應(yīng)盡量短,以減小電感和電容的寄生串聯(lián)電阻,改善相位噪聲.振蕩器控制信號線需遠離其他信號線,以防止信號耦合.VCO的版圖布局見圖3,面積大小為 1 285.3 μm ×1 162.7 μm.
使用Cadence Spectre RF仿真工具對LC VCO進行后仿真.VCO的工作電壓為3.3 V.
圖3LC VCO版圖
后仿真相位噪聲曲線如圖4所示.由圖可知,中心頻率1.81 GHz處VCO的相位噪聲為-113.5 dBc/Hz@1 MHz.
圖4 后仿真的相位噪聲曲線
圖5為VCO差分輸出經(jīng)過大隔直電容后接理想巴倫的振蕩信號.由圖可知,差分?jǐn)[幅Vm=520 mV.根據(jù)功率計算公式
可得VCO的差分輸出功率為4.3 dBm.
圖5 差分瞬態(tài)輸出
圖6為所用芯片照片.測試時采用鍵合測試方法.測試儀器為Agilent E5052A信號源分析儀.測試數(shù)據(jù)包括頻率調(diào)諧、相位噪聲和輸出功耗.
圖7為VCO的測試頻率調(diào)諧曲線.圖中,VCB為控制電壓.由圖可知,VCO的頻率調(diào)諧范圍為1.558 ~2.065 GHz,頻率調(diào)諧范圍高達 28%.VCO的整個頻率范圍被分成8段,控制電壓范圍為1.0~2.0 V,每段均具有良好的線性度.
圖6 VCO芯片照片
圖7 VCO測試頻率調(diào)諧曲線
圖8為VCO的測試相位噪聲曲線.由圖可知,中心頻率1.81 GHz處的相位噪聲為-111.4 dBc/Hz@100 kHz和 -133.3 dBc/Hz@1 MHz.電源電壓為3.3 V,VCO的核心電路消耗電流約為10 mA.
圖8 VCO測試相位噪聲曲線
圖9(a)為開關(guān)電容控制信號為011時的頻率調(diào)諧曲線.由圖可知,當(dāng)控制振蕩器電壓Vctrl=1.6 V時,輸出頻率約為1.81 GHz.圖9(b)為輸出功率測試曲線.由圖可知,當(dāng)Vctrl=1.6 V時,輸出頻率約為1.81 GHz,振蕩器輸出功率約為0.75 dBm.
圖9 頻率調(diào)諧曲線和輸出功率測試曲線
VCO的綜合性能指數(shù)定義為
式中,L{Δf}為頻偏 Δf處的相位噪聲;fosc為VCO的中心頻率;PmW為VCO的核心功耗.F的絕對值越大,VCO的整體性能越優(yōu)良.本文所設(shè)計的VCO的綜合性能指數(shù)為-183.3 dBc/Hz.
本文設(shè)計的VCO與其他VCO的性能比較見表1.由表可知,本文設(shè)計的VCO具有合理的頻率調(diào)諧范圍和功耗,相位噪聲性能好,整體性能優(yōu)良.
表1 VCO的性能比較
本文基于TSMC 0.35 μm CMOS工藝設(shè)計并實現(xiàn)了一種用于PLL頻率合成器中的低相位噪聲LC VCO.該VCO采用互補交叉耦合差分結(jié)構(gòu),使用開關(guān)電容陣列技術(shù)增大頻率調(diào)諧范圍,采用大濾波電容、二次諧波諧振濾波網(wǎng)絡(luò)、開關(guān)電容陣列和偏置濾波來降低相位噪聲.測試結(jié)果表明,LC VCO的綜合指標(biāo)優(yōu)良,中心頻率處輸出功率為0.75 dBm,綜合性能指數(shù)為 -183.3 dBc/Hz,因而有望在無線收發(fā)機系統(tǒng)中得到廣泛應(yīng)用.
[1] Hajimiri Ali,Lee Thomas H.Low noise oscillators[M].Norwell,Massachusetts,USA:Kluwer Academic Publishers,1999:4-7.
[2]Li Z B,Kenneth K O.A low phase noise and low power multiband CMOS voltage controlled oscillator[J].IEEE Journal of Solid State Circuits,2005,40(6):1296-1302.
[3] Fang Xiangning,Zeng Jun,Li Bin,et al.A fully integrated differential double frequency wide tuning range CMOS LC VCO for 2.4 GHz IEEE802.15.4/ZigBee[C]//Proceedings of2010IEEE International Symposium on Signals Systems and Electronics.Chengdu,China,2010:1-4.
[4] Jongsik Kim,Jaewook Shin,Seungsoo Kim,et al.A wide-band CMOS LC VCO with linearized coarse tuning characteristics[J].IEEE Transactions on Circuits and SystemsⅡ:Express Briefs,2008,55(5):399-403.
[5] Wang Le,Parag Upadhyaya,Sun Pingping,et al.A 5.3 GHz low-phase-noise LC VCO with harmonic filtering resistor[C]//Proceedings of2006IEEE International Symposium on Circuits and Systems. Kos, Greece,2006:3237-3240.
[6]Mohamed S,Ortmanns M,Manoli Y.Design of current reuse CMOS LC VCO[C]//Proceedings of2008IEEEInternational Conference on Electronics,Circuits and Systems.St.Julian's,Malta,USA,2008:714-717.
[7] Leeson D B.A simple model of feedback oscillator noises spectrum[J].Proceedings of the IEEE,1966,54(2):329-330.
[8]Rael J J,Abidi A A.Physical processes of phase noise in differential LC oscillators[C]//Proceedings of2000IEEE Custom Integrated Circuits Conference.Orlando,F(xiàn)L,USA,2000:569-572.
[9] Hajimiri Ali,Lee Thomas H.Design issues in CMOS differential LC oscillators[J].IEEE Journal of Solid State Circuits,1999,34(5):717-724.
[10]Hegazi E,Sjoland H,Abidi A A.A filtering technique to lower LC oscillator phase noise[J].IEEE Journal of Solid State Circuits,2001,36(12):1921-1930.
[11] Hajimiri Ali,Lee Thomas H.A general theory of phase noise in electrical oscillators[J].IEEE Journal of Solid State Circuits,1998,33(2):179-194.
[12] Ham Donhee,Hajimiri Ali.Concepts and methods in optimization of integrated LC VCOs[J].IEEE Journal of Solid State Circuits,2001,36(6):896-909.
[13] Hegazi E,Rael J J,Abidi A A.The designer's guide to high purity oscillators[M].Dordrecht,the Netherlands:Kluwer Academic Publishers,2005:85-89.
[14]Shin J W,Kim J S,Kim S S.A wideband fractional-Nfrequency synthesizer with linearized coarse-tuned VCO for UHF/VHF mobile broadcasting tuners[C]//Proceedings of2007IEEE Asian Solid State Digital Conference.Jeju,Korea,2007:440-443.
[15] Young Jin Moon,Yong Seong Roh,Chan Young Jeong,et al.A 4.39 -5.26 GHz LC-tank CMOS voltage-controlled oscillator with small VCO gain variation[J].IEEE Microwave and Wireless Components Letters,2009,19(8):524-526.
[16]Zihir S,Tasdemir F,Dinc T,et al.A new resonant circuit for 2.45 GHz LC VCO with linear frequency tuning[C]//Proceedings of2011IEEE Microwave Integrated Circuits Conference.Manchester, United Kingdom,2011:390-393.
Design and implementation of LC voltage controlled oscillator with low phase noise
Chang Changyuan Wang Shaoquan Chen Yao Yu Dongsheng
(School of Integrated Circuit,Southeast University,Nanjing 210096,China)
Based on TSMC 0.35 μm CMOS process,a fully integrated LC voltage controlled oscillator(VCO)used in phase lock loop(PLL)frequency synthesizer with low phase noise is designed and implemented.The LC VCO has a complementation cross-couple differential structure and adopts switched-capacitor technique to increase frequency tune range.Large filtering capacitance,second harmonic filtering network,switched-capacitor array and bias filter network are used to reduce phase noise.Simulation,layout design and post-simulation are completed by TSMC 0.35 μm CMOS process.The chip size is 1 285.3 μm × 1 162.7 μm.Chip testing results show that the frequency of the LC VCO can be tuned from 1.558 to 2.065 GHz.The tune range is 28%.In the center oscillation frequency,the phase noise of the LC VCO can achieve -133.3 dBc/Hz at 1 MHz,and the FOM(figure of merit)is -183.3 dBc/Hz.Thus,the overall performance of the designed VCO is good.
LC voltage controlled oscillator;phase noise;switch capacitance array;CMOS(complementary metal oxide semiconductor )
TN432
A
1001-0505(2012)06-1052-06
10.3969/j.issn.1001 -0505.2012.06.006
2012-05-10.
常昌遠(1961—),男,博士,副教授,ccyycc@seu.edu.cn.
國家核高基資助項目(2009ZX01031).
常昌遠,王紹權(quán),陳瑤,等.一種低相位噪聲LC壓控振蕩器的設(shè)計與實現(xiàn)[J].東南大學(xué)學(xué)報:自然科學(xué)版,2012,42(6):1052-1057.[doi:10.3969/j.issn.1001 -0505.2012.06.006]