張晉華，劉知貴，張活力，陳金江

(西南科技大學a.信息工程學院;b研究生部;c學生處;d信息工程學院，四川綿陽 621010）

0 引言

等靜壓軟模成型技術(shù)［1-2］是從上個世紀20年代發(fā)展起來的一種利用密閉高壓容器內(nèi)制品在各向均等的超高壓壓力狀態(tài)下成型的先進技術(shù)。該工藝是將粉末包容于一定形狀的彈性模內(nèi)至于裝有流體(液體或氣體）的密閉容器中，通過對彈性模施壓而使粉末成形的工藝方法。等靜壓成型技術(shù)通常需要0～600MPa的超高壓條件，這給等靜壓裝置的壓力控制系統(tǒng)設計帶來了很大困難。等靜壓機壓力控制系統(tǒng)是最具有多樣性的一種控制系統(tǒng)，它根據(jù)所壓制的產(chǎn)品不同而壓力各異，難易程度也有很大區(qū)別。目前，等靜壓機的壓力控制系統(tǒng)為PLC+PC機復雜控制系統(tǒng)［3］，其缺點是系統(tǒng)需要運行大量算法軟件、指令處理速度慢、體積大、功耗大，受干擾后系統(tǒng)恢復較慢等。

隨著FPGA技術(shù)及其開發(fā)工具的發(fā)展，基于FPGA對壓力控制系統(tǒng)進行控制是一種簡單有效的控制方法。FPGA器件具有集成度高、體積小、速度快、易于修改等特點。但是使用VHDL/Verilog HDL語言編寫復雜的控制算法有一定的困難性。隨著現(xiàn)代DSP技術(shù)的發(fā)展，在利用FPGA進行系統(tǒng)的開發(fā)應用上，已有全新的設計工具和設計流程。通過 DSP Builder將Matlab中Simulink設計仿真開發(fā)功能與QuartusII軟件的HDL綜合、模擬和驗證功能結(jié)合起來，為智能控制算法的FPGA實現(xiàn)提供了良好的開發(fā)環(huán)境。

針對等靜壓裝置壓力控制系統(tǒng)(PLC+PC機）的缺點以及FPGA芯片的易存儲式控制、控制精度高、高速處理、開發(fā)周期短、成本低、開發(fā)風險小等眾多優(yōu)點，使得我們可以將各種智能壓力控制算法固化在專用的FPGA芯片上，算法硬件化。設計專用的FPGA控制芯片，它可以完全取代PLC+PC機所完成的全部控制功能。其專用性更強、體積更小、功耗更低。研制專用的FPGA芯片，通過其本身自帶的加密特性，結(jié)合鍵合封裝等技術(shù)，屏蔽掉不需要的PIN管腳，使得系統(tǒng)的保密性能良好。

1 溫等靜壓機壓力控制系統(tǒng)

溫等靜壓設備在壓制過程中分為升壓、保壓和卸壓三個階段［1，3］。升壓是指按照設定的工藝曲線從0MPa升至設定壓力的過程;保壓是指根據(jù)設定時間保持超高壓工作缸壓力在一定范圍內(nèi)恒定不變的過程;卸壓是指按照設定曲線將工作缸壓力性當前值降至0MPa的過程，每一個過程都有自己的各自的特點。

溫等靜壓機壓力容器內(nèi)的壓力是由壓力控制系統(tǒng)控制的。壓力控制系統(tǒng)的設計是整個等靜壓裝置設計的核心之一，其主要功能是使容器內(nèi)的壓力按工藝預先設定的規(guī)律變化，它包括增壓器運行速率控制和卸壓閥組流量控制兩部分。溫等靜壓機壓力控制系統(tǒng)原理圖［3］如圖1所示。

圖1 溫等靜壓機壓力控制系統(tǒng)原理圖

該系統(tǒng)中比例流量閥的出口流量與電壓成正比，因此可以通過控制電壓的大小來控制比例流量閥的開度，控制進入增壓器低壓腔液壓油的流量，從而改變活塞桿的運動速度，進而改變注入工作缸內(nèi)介質(zhì)油的流量。因此可以通過控制改變電控比例流量閥的控制電壓使工作缸內(nèi)的壓力按照一定的速率增加。系統(tǒng)配置3個超高壓卸壓閥，節(jié)流口徑初步定為φ0.8、φ1.0、φ1.2三個規(guī)格，配套有相應的控制泵站和閥組。其主要原理是根據(jù)卸壓速度，動態(tài)選擇卸壓閥組的組合，通過3個卸壓閥的組合可達到7種卸壓速度，由于以上組合不能完全模擬真實的卸壓速度，因此在卸壓時同時開啟增壓器進行增壓，通過電控比例泵調(diào)節(jié)增壓器的卸壓速度，這樣通過邊增壓、邊卸壓的方式來保證卸壓曲線的精度。增壓器運行速率控制規(guī)律為常規(guī)PID控制。卸壓閥組流量的控制規(guī)律則采用模糊PID或神經(jīng)網(wǎng)絡PID進行控制。

2 數(shù)字PID控制算法

PID控制器以其結(jié)構(gòu)簡單、穩(wěn)定性好、工作可靠、調(diào)整方便等優(yōu)點被廣泛應用于工業(yè)控制系［4］。PID控制器是一種線性閉環(huán)控制，根據(jù)系統(tǒng)輸入和輸出的偏差值，利用比例、積分、微分計算出控制量來進行控制的。其基本原理是根據(jù)反饋控制系統(tǒng)的偏差值按比例、積分、微分函數(shù)關(guān)系進行運算，所得結(jié)果輸出給執(zhí)行機構(gòu)，執(zhí)行機構(gòu)根據(jù)偏差值的運算結(jié)果來控制被控對象。在PID控制算法中，現(xiàn)今應用最為廣泛的、算法相對簡單的當屬數(shù)字PID控制算法。數(shù)字PID控制是生產(chǎn)過程中被普遍采用的控制方法，具有參數(shù)能夠靈活整定的特點。而根據(jù)執(zhí)行元件及控制對象的特性不同，數(shù)字PID控制算法通常又分為位置式PID控制算法和增量式PID控制算法。

本文研究的是溫等靜壓裝置在升壓階段用PID算法控制電控比例流量閥，因此我們選用位置式PID控制算法［4-5］。

位置式PID算法方程為:

為了簡化式子，設:

則上式變?yōu)?

其中:u0為控制量的基值，即k=0時的控制輸出;u(k）為第k個采樣時刻的控制輸出;e(k）為第k個采樣時刻的誤差值;e(k－1）為第(k－1）個采樣時刻的誤差值;Kp為控制器比例放大系數(shù);Ki為控制器積分放大系數(shù);Kd為控制器微分放大系數(shù);T為采樣周期;Ti控制器的積分時間;Td為控制器的微分時間。PID控制系統(tǒng)方框圖如圖2所示。

圖2 PID控制系統(tǒng)方框圖

3 基于DSP Builder的數(shù)字PID控制算法設計與仿真測試

本文系統(tǒng)軟件使用QuartusII9.0，ModelSim-Altera6.4a，MATLABR2009b，DSPBuilder9.0 作為系統(tǒng)開發(fā)設計及測試軟件平臺。DSP Builder［6］是Altera公司推出的面向DSP開發(fā)的系統(tǒng)工具，它是作為Matab的一個Simulink工具箱出現(xiàn)的。控制系統(tǒng)結(jié)合使用DSP builder與QuartusII，按照自頂向下的設計方法，實現(xiàn)各個模塊的設計，通過SignalComplier將所設計的.mdl文件轉(zhuǎn)換成相應的HDL語言文件和TCL腳本文件，在ModelSim中運行測試文件，查看測試結(jié)果。最后通過Quartus II［7］完成綜合、編譯、仿真和硬件測試。

3.1 PID控制算法設計

依據(jù)圖2采用DSP Builer設計數(shù)字PID控制算法模塊，如圖3所示。在頂層設計模型中，除了PID_controller模塊外，其他部分均采用一般Simulink組件。底層模型圖PID_controller實現(xiàn)了PID算法部分，這部分除了示波器均采用DSP Builder組件。否則，Signal Compiler時會出錯。輸入為12位的偏差信號。而為了實現(xiàn)比例、積分、微分系數(shù)的精確可調(diào)，在這里PID系數(shù)采用了8位精度，使系數(shù)至少可以精確到百分位。同時，在系統(tǒng)設計過程中為了盡量避免浮點數(shù)的運算，這里將PID系數(shù)取成整型，先放大數(shù)據(jù)值到20位，而在并行加法器運算單元后用IO＆Bus中的總線轉(zhuǎn)換器單元對累加后的數(shù)據(jù)進行位數(shù)轉(zhuǎn)換，實現(xiàn)FPGA中的浮點數(shù)運算。

圖3 DSP Builder建立的PID控制系統(tǒng)仿真模型

3.2 控制算法的仿真測試［6-9］

仿真測試步驟如下:①用DSP Builder搭建PID控制算法模塊，進行Matlab仿真，運行無誤后的仿真結(jié)果如圖4所示。②用Signal Compiler將Matlab文件(.mdl）轉(zhuǎn)換成Modelsim可以識別的TCL腳本文件和VHDL文件;③在Modelsim中運行測試文件，查看測試結(jié)果。Modelsim中閉環(huán)控制系統(tǒng)的輸出曲線如圖5所示。測試結(jié)果與Matlab的仿真結(jié)果基本相同。

圖4 DSP Builder下PID控制器仿真圖

圖5 Modelsim功能仿真測試圖

3.3 控制算法的FPGA實現(xiàn)［7］

雙擊PID控制模型中的SingnalCompiler模塊，按照提示選擇器件、綜合及優(yōu)化工具，這里選擇Cyclone系列芯片 EP1C6Q240C8型 FPGA，綜合工具選為QuartusII9.0，優(yōu)化方式選擇Balanced，綜合考慮運算速度和耗費資源，編譯生成PID.qpf。在QuartusII9.0打開PID.qpf可以看到SingnalCompiler自動生成的VHDL語言源代碼PID.vhd。在QuartusII9.0中完成綜合、編譯、仿真和硬件測試。生成的.pof文件及.sof文件可直接用于FPGA的編程配置。

4 結(jié)束語

文章介紹了溫等靜壓機壓力控制系統(tǒng)的組成原理，描述了溫等靜壓裝置在升壓和卸壓過程中壓力控制算法的選取。筆者以DSP Builder及QuartusII設計了溫等靜壓裝置壓力控制系統(tǒng)中的升壓控制器。設計好的智能模塊可作為IP加入到SOPC中。之后介紹了FPGA的系統(tǒng)級設計工具DSP Builder在壓力控制領(lǐng)域的應用，目前在已出版的國內(nèi)期刊及論文庫中還沒有相關(guān)文獻談到這個交叉領(lǐng)域的應用。由于設計是從與硬件完全無關(guān)的Matlab系統(tǒng)級仿真開始，因此控制領(lǐng)域工程師們可以迅速地將算法級的構(gòu)思應用于控制系統(tǒng)設計中，從而可以將有限的精力專注于系統(tǒng)算法級的設計，縮短了項目開發(fā)周期，減小了開發(fā)成本。我們將日益完善的SOPC設計工具應用于自動控制領(lǐng)域，大大提高了將各種智能PID算法廣泛應用于實際工業(yè)控制系統(tǒng)的可行性。

［1］馬?？?，等.靜壓技術(shù)［M］.北京:冶金工業(yè)出版社，1992.

［2］朱志斌，田雪冬，等.靜壓技術(shù)的應用與發(fā)展［J］.現(xiàn)代技術(shù)陶瓷，2010(1）:17-24.

［3］范玉德，曹志偉.QIC-160等靜壓機自動控制系統(tǒng)的設計與實現(xiàn)［J］.中國工程物理研究院科技年報，2003:131-132.

［4］劉金琨.先進PID控制及其Matlab仿真［M］.北京:電子工業(yè)出版社，2003.

［5］Kiam Heong Ang，Gregory Chong，Student Member，IEEE，and YunLi，Member，IEEE.PID Control System Analysis，Design，andTechnology［J］.IEEE TRANSACTIONS ON CONTROL SYSTEMS TECHNOLOGY，VOL.13，NO.4，JULY 2005.

［6］DSP Builder ReferenceManual.http://www.altera.com.

［7］QuartusII Handbook.http://www.altera.com.

［8］蘇珊，楊艷玲.基于Quartus II的數(shù)字PID控制模塊設計與仿真［J］.吉首大學學報(自然科學版），2009:64-66.

［9］戢方，雷勇，王俊.自頂向下基于DSP Builder的PID控制系統(tǒng)開發(fā)［J］.現(xiàn)代電子技術(shù)，2007:127-129.