田 苗，劉愛元

（1.海軍裝備部西安局，陜西興平713107；2.海軍航空工程學(xué)院控制工程系，山東煙臺(tái)264001）

隨著多電飛機(jī)和全電飛機(jī)技術(shù)的不斷發(fā)展，飛機(jī)的數(shù)據(jù)通信技術(shù)已經(jīng)深入到各個(gè)系統(tǒng)中，并且形成了以總線組網(wǎng)的通信系統(tǒng)[1]。其通信方式有很多種，如ARINC429總線、1553B總線等[2-3]。1553B總線是響應(yīng)型通信形式，實(shí)現(xiàn)主控端與遠(yuǎn)程終端之間通信，在現(xiàn)代飛機(jī)航空電子系統(tǒng)及其他領(lǐng)域有著廣泛的應(yīng)用，其采集、記錄、處理技術(shù)是數(shù)字式控制器（DCU）的關(guān)鍵技術(shù)之一。由于1553B總線處理數(shù)據(jù)速率高、結(jié)構(gòu)復(fù)雜、類型多、處理要求多樣，因而總線數(shù)據(jù)處理成為DCU 數(shù)據(jù)處理的重點(diǎn)和難點(diǎn)之一。本文以數(shù)字式控制器為平臺(tái)，融合DDC公司的BU61580協(xié)議芯片，采用合理的軟件、硬件設(shè)計(jì)，設(shè)計(jì)了1553B 通信解決方案，該方案已通過地面電網(wǎng)聯(lián)試試驗(yàn)的驗(yàn)證。

1 通信數(shù)據(jù)總線1553B簡介

總線協(xié)議為傳輸提供一套編解碼的標(biāo)準(zhǔn)，以便各子系統(tǒng)之間能夠相互傳遞數(shù)據(jù)信息和進(jìn)行數(shù)據(jù)處理。1553B總線是一種標(biāo)準(zhǔn)的國際數(shù)據(jù)總線，即MILSTD-1553B標(biāo)準(zhǔn)，全稱為飛機(jī)內(nèi)部時(shí)分制指令響應(yīng)式多路傳輸數(shù)據(jù)總線。它是航空綜合系統(tǒng)的標(biāo)準(zhǔn)總線，被用來為各種系統(tǒng)之間的數(shù)據(jù)和信息的交換提供媒介[4-6]。1553B 總線是一種集中式的時(shí)分串行總線，其主要特點(diǎn)是分布處理、集中控制、高可靠性和實(shí)時(shí)響應(yīng)。

1553B 總線通信網(wǎng)絡(luò)由終端設(shè)備、網(wǎng)絡(luò)器件和總線傳輸介質(zhì)組成，其結(jié)構(gòu)如圖1所示。

1）終端設(shè)備：數(shù)據(jù)傳輸?shù)男枨笳?，不屬?553B網(wǎng)絡(luò)器件。

2）BC（Bus Controller）：控制協(xié)調(diào)總線信息的傳輸，屬于1553B網(wǎng)絡(luò)器件。

3）RT（Remote Terminal）：充當(dāng)子系統(tǒng)與1553B 總線網(wǎng)的接口，屬于1553B網(wǎng)絡(luò)器件。

4）MT（Monitor）：“監(jiān)聽”網(wǎng)絡(luò)，一般不干預(yù)網(wǎng)絡(luò)傳輸，屬于1553B網(wǎng)絡(luò)器件。

圖1 典型單級(jí)雙冗余1553B總線系統(tǒng)

2 硬件設(shè)計(jì)

在1553B 總線系統(tǒng)中，多路數(shù)據(jù)總線接口單元是核心功能單元。本系統(tǒng)中采用的是美國DDC 公司上世紀(jì)90年代推出的新型高級(jí)協(xié)議處理芯片ACE（Adanced Communication Engine）BU-61580。該芯片兼具BC、RT、MT 3種功能于一身，有利于實(shí)現(xiàn)接口電路的一體化設(shè)計(jì)。

BU-61580 采用單+5 V 供電，無須其他外接電源，供電簡單；它集成了雙通道收發(fā)器、協(xié)議處理器、存儲(chǔ)器管理、處理器接口邏輯和內(nèi)置4 k×16位RAM，實(shí)現(xiàn)了與1553B終端的全兼容。BU-61580外部有70個(gè)管腳，外形封裝采用DIP封裝。

BU-61580 與微處理器CPU 共有6 種接口結(jié)構(gòu)形式，分別是16 位緩沖方式、16 位透明方式、雙口RAM方式、16 位直接存儲(chǔ)方式、帶擴(kuò)展邏輯的16 位DMA方式和8 位緩沖方式。本文采用16 位緩沖方式的設(shè)計(jì)方案。

2.1 機(jī)載配電控制器硬件設(shè)計(jì)

機(jī)載配電控制器的CPU 平臺(tái)通常采用8085、C51、DSP（F240）3 種。在交流電控制上采用8085 和F240兩種軍級(jí)的CPU，均為5 V供電。其中，8085為8位數(shù)據(jù)總線，而F240 為16 位數(shù)據(jù)總線。該設(shè)計(jì)選用16 位數(shù)據(jù)處理能力的DSP，即基于SMJ320F240 的DSP處理芯片為核心的DCU。

DSP 模塊采用DSP 芯片（SMJ320F240）及其保護(hù)電路，完成DCU 的控制和管理、與其他模塊進(jìn)行信息交換并完成解算和控制等任務(wù)，實(shí)現(xiàn)DCU與外接的通訊功能（主要為RS422通信功能），并且能夠完成DCU數(shù)據(jù)的記錄和輸出功能。

DSP模塊結(jié)構(gòu)框圖如圖2所示。其主要硬件配置為DSP 電路、時(shí)鐘電路、處理器監(jiān)控電路、存儲(chǔ)器電路、可編程邏輯電路CPLD、UART 電路、RS-422 接口電路和1553B通信電路。

圖2 DSP模塊結(jié)構(gòu)框圖

2.2 機(jī)載配電系統(tǒng)1553B總線的通信協(xié)議

主交流電源配電系統(tǒng)的匯流條功率控制器BPCU與4 個(gè)發(fā)電機(jī)控制器DCU1-DCU4 通過1553B 總線進(jìn)行通訊，完成對(duì)4 個(gè)發(fā)電通道的控制狀態(tài)的監(jiān)控。根據(jù)主機(jī)廠的通信協(xié)議和系統(tǒng)組成，BPCU 為BC，DCU為RT。1 個(gè)BPCU 控制4 個(gè)DCU，即1553B 網(wǎng)絡(luò)組成為1個(gè)BC、4個(gè)RT。

根據(jù)通信協(xié)議，有2 種通信方式消息格式：①BC→RT，②RT→BC。該2種消息格式的執(zhí)行邏輯如下：

①BC→RT：匯流條功率控制器BPCU 以廣播方式向發(fā)電機(jī)控制器DCU1-DCU4 發(fā)送一個(gè)數(shù)據(jù)字，且采用廣播方式進(jìn)行傳輸。數(shù)據(jù)字中按位定義命令RT進(jìn)行發(fā)電等操作，告知RT飛機(jī)所屬空中/地面狀態(tài)。

②RT→BC：任何一個(gè)通道的發(fā)電機(jī)控制器DCU接到匯流條功率控制器BPCU 發(fā)送的指令后，向其回復(fù)帶有該發(fā)電通道信息的3個(gè)數(shù)據(jù)字。第1個(gè)數(shù)據(jù)字為發(fā)電通道狀態(tài)字；第2、第3個(gè)數(shù)據(jù)字為故障代碼字，采用BC發(fā)送指令后，傳送數(shù)據(jù)。

2.3 機(jī)載配電系統(tǒng)1553B總線硬件設(shè)計(jì)

根據(jù)主交流電源系統(tǒng)的組成和通信協(xié)議，明確了發(fā)電機(jī)控制器DCU需要實(shí)現(xiàn)1553B通信的具體內(nèi)容，實(shí)現(xiàn)了RT 全功能。主交流電源的配電系統(tǒng)1553B 總線結(jié)構(gòu)如圖3 所示。系統(tǒng)定義4 個(gè)RT 地址分別，為“0x0C”、“0x0D”、“0x0E”和“0x0F”。

圖3 配電系統(tǒng)1553B總線結(jié)構(gòu)圖

根據(jù)BC/RT/MT3種功能協(xié)議芯片BU61580，選擇16位緩沖模式來設(shè)計(jì)1553B通信板，該模式提供了一種從共享RAM到16位微處理器的接口。工作在該方式下時(shí)，其內(nèi)部地址和數(shù)據(jù)緩沖區(qū)與DSP 的地址、數(shù)據(jù)總線分開，并且共享BU-61580內(nèi)部的RAM。

機(jī)載配電系統(tǒng)1553B 通信板原理框圖如圖4 所示。它由以下幾部分組成：數(shù)據(jù)線驅(qū)動(dòng)電路、地址線驅(qū)動(dòng)電路、RT地址選擇電路、控制信號(hào)驅(qū)動(dòng)電路、協(xié)議芯片61580、脈沖變壓器電路和晶振電路。

圖4 機(jī)載配電系統(tǒng)1553B通信板原理框圖

2.4 硬件資源分配和邏輯設(shè)計(jì)

結(jié)合CPU 硬件資源，設(shè)計(jì)規(guī)劃了BU-61580 地址映射和硬件控制邏輯。

DSP240 的硬件資源分布和譯碼是通過可編程邏輯電路，采用JSM1032完成地址譯碼、中斷邏輯處理、等待邏輯和復(fù)位邏輯等功能。

1）地址譯碼。包括SRAM 存儲(chǔ)器地址譯碼、NVSRAM存儲(chǔ)器地址譯碼、16C552地址譯碼、I/O空間外部訪問和中斷標(biāo)志寄存器地址譯碼；

2）中斷邏輯處理。根據(jù)板外部中斷和看門狗的輸出等信號(hào)源，分別在F240內(nèi)部經(jīng)譯碼后形成外部中斷；

3）等待邏輯。用于XIOCS0#～3#訪問時(shí)提供等待邏輯；

4）復(fù)位邏輯功能。DSP 模塊共有2 個(gè)復(fù)位源，分別是上電復(fù)位和GCS 復(fù)位；根據(jù)這2 種復(fù)位，產(chǎn)生F240復(fù)位信號(hào)和16C552復(fù)位信號(hào)，并實(shí)現(xiàn)辨別2種復(fù)位源。

BU-61580需要分配的硬件資源有4 k×16位RAM和內(nèi)部寄存器，是通過5#引腳MEM/REG#來實(shí)現(xiàn)選擇控制的。根據(jù)CPU 資源分配，DSP 數(shù)據(jù)空間中的0xD000為4 k×16位RAM的尋址起始地址。DSP數(shù)據(jù)空間中的0xC000為BU-61580的內(nèi)部寄存器的尋址起始地址。BU-61580 的STRBD#和SELECT#等信號(hào)用DSP的I/O端口操作完成。

3 軟件設(shè)計(jì)

3.1 1553B總線軟件總體規(guī)劃

1553B 通信軟件開發(fā)采用固定周期查詢方式進(jìn)行，既可滿足通信的實(shí)時(shí)性，也能滿足現(xiàn)有數(shù)字式DCU 的任務(wù)周期和軟件架構(gòu)特點(diǎn)[7-8]。本文采用結(jié)構(gòu)化程序進(jìn)行設(shè)計(jì)，開發(fā)的嵌入式軟件程序分為2 個(gè)部分：第1部分進(jìn)行底層硬件的驅(qū)動(dòng)程序編寫；第2部分進(jìn)行通信應(yīng)用層開發(fā)。

3.2 1553B總線軟件的設(shè)計(jì)

1553B 總線軟件底層驅(qū)動(dòng)設(shè)計(jì)，是在DSP 程序初始化階段完成的。它定義了BU-61580內(nèi)部寄存器和緩沖4 k×16位RAM與數(shù)據(jù)區(qū)的關(guān)聯(lián)性[9-10]。為支持大數(shù)據(jù)量的傳輸，BU-61580提供了RT增強(qiáng)存儲(chǔ)器管理，允許將廣播的數(shù)據(jù)和非廣播接收的數(shù)據(jù)分開，有助于發(fā)送和接收數(shù)據(jù)塊的連續(xù)性。采用單消息模式，DSP首先初始化堆棧指針和數(shù)據(jù)塊地址查詢表，其中，描述符堆棧大小默認(rèn)為256個(gè)字；消息開始傳輸時(shí)，每接收到一條消息，BU-61580 會(huì)自動(dòng)填寫。DCU 作為RT終端，其軟件的應(yīng)用層有2 個(gè)：一是DCU 接收和發(fā)送。及時(shí)接收廣播任務(wù)指令響應(yīng)，從BU-61580 的數(shù)據(jù)緩沖區(qū)中提取數(shù)據(jù)；按時(shí)發(fā)送數(shù)據(jù)到BU-61580 的數(shù)據(jù)緩沖區(qū)。二是數(shù)據(jù)處理。分別將接收和發(fā)送的數(shù)據(jù)進(jìn)行匯總和處理，同時(shí)按數(shù)據(jù)指令進(jìn)行DCU 操作。

數(shù)字式DCU 控制器的接收程序流程圖和數(shù)字式DCU控制器的發(fā)送程序流程圖分別如圖5、圖6所示。

圖5 接收BPCU數(shù)據(jù)流程框圖

圖6 向BPCU發(fā)送數(shù)據(jù)流程框圖

4 試驗(yàn)結(jié)果與分析

經(jīng)過調(diào)試和試驗(yàn)，可以得到如圖7 所示的1553B通信實(shí)時(shí)波形圖。

由試驗(yàn)波形圖看到，本文設(shè)計(jì)的機(jī)載配電系統(tǒng)1553B 通信板實(shí)現(xiàn)了BC→RT 和RT→BC 2 種消息格式的通信協(xié)議功能，有高可靠性和實(shí)時(shí)響應(yīng)的特點(diǎn)。

5 總結(jié)

基于1553B 總線的飛機(jī)自動(dòng)配電系統(tǒng)是飛機(jī)配電系統(tǒng)發(fā)展的一個(gè)主流方向。本文以1553B 通信數(shù)據(jù)總線為研究對(duì)象，設(shè)計(jì)了一種機(jī)載配電系統(tǒng)1553B通信數(shù)據(jù)總線。結(jié)合現(xiàn)代數(shù)字式控制器DCU的平臺(tái)，以DSP的F240為核心，以DDC公司的BU-61580協(xié)議芯片為基礎(chǔ)，實(shí)現(xiàn)了機(jī)載配電系統(tǒng)1553B的機(jī)上通信要求。設(shè)計(jì)的機(jī)載配電系統(tǒng)1553B通信數(shù)據(jù)總線，通過地面電網(wǎng)聯(lián)試驗(yàn)證，能夠良好的運(yùn)行。

[1] 祁樹勝.飛機(jī)電源GCU BITE 系統(tǒng)研究[J].西安航空技術(shù)高等?？茖W(xué)校學(xué)報(bào)，2005（5）：17-18.

QI SHUSHENG. Systematic research on the airplane GCUBIT[J].Journal of Xi'an Aerotechnical College，2005（5）：17-18.（in Chinese）

[2] 劉立全，景占榮，羊彥，等.基于1553B 總線的MMW/IR雙模導(dǎo)引頭實(shí)時(shí)數(shù)據(jù)傳輸系統(tǒng)[J]. 火力與指揮控制，2011，38（5）：140-142.

LIU LIQUAN，JING ZHANRONG，YANG YAN，et al. A design of real-time data transmitting system of MMW/IR dual-mode seeker based on 1553B bus[J]. Fire Control &Command Control，2011，38（5）：140-142.（in Chinese）

[3] 張飛，王煥玉，徐玉朋，等. 基于FPGA 控制實(shí)現(xiàn)的1553B總線通訊設(shè)計(jì)[J].航天控制，2012，30（6）：67-71.

ZHANG FEI，WANG HUANYU，XU YUPENG，et al.1553B-Bus communication design based on FPGA control[J]. Aerospace Control，2012，30（6）：67-71.（in Chinese）

[4] 楊東軍，方偉，葉新.基于1553B 和外部FLASH 實(shí)現(xiàn)星上FPGA配置[J].計(jì)算機(jī)測量與控制，2012，20（3）：804-806.

YANG DONGJUN，F(xiàn)ANG WEI，YE XIN. Configuration of FPGA in satellite based on 1553B and external flash[J].Computer Measurement&Control，2012，20（3）：804-806.（in Chinese）

[5] 張勇，甄國涌，任勇峰.基于FPGA的1553B功能仿真卡設(shè)計(jì)與實(shí)現(xiàn)[J].化工自動(dòng)化及儀表，2012，39（2）：256-259.

ZHANG YONG，ZHEN GUOYONG，REN YONGFENG. Design of 1553B emulation card based on FPGA[J]. Control and Instruments in Chemical Industry，2012，39（2）：256-259.（in Chinese）

[6] 朱予辰，馮冬芹.EPA 總線和1553B 總線的性能比較分析[J].計(jì)算機(jī)工程，2012，38（12）：316-319.

ZHU YUCHEN，F(xiàn)ENG DONGQIN.Performance comparison and analysis of EPA bus and 1553B bus[J]. Computer Engineering，2012，38（12）：316-319.（in Chinese）

[7] 王綺卉，田澤，趙彬.基于HKS1553BCRT 芯片的1553B總線通信軟件設(shè)計(jì)[J]. 計(jì)算機(jī)技術(shù)與發(fā)展，2012，22（8）：39-42.

WANG QIHUI，TIAN ZE，ZHAO BIN. Design of 1553B Communication software based on HKS 1553BCRT[J].Computer Technology and Development，2012，22（8）：39-42.（in Chinese）

[8] 陳勇，林寶軍，張善從.不同拓?fù)浣Y(jié)構(gòu)FC-AE-1553B 網(wǎng)絡(luò)性能研究[J].計(jì)算機(jī)工程，2012，38（11）：79-81.

CHEN YONG，LIN BAOJUN，ZHANG SHANCONG.Research on FC-AE-1553B network performance with different topology structure[J]. Computer Engineering，2012，38（11）：79-81.（in Chinese）

[9] 徐慧，楊凱，匡本剛，等.基于1553B 總線的半實(shí)物仿真系統(tǒng)[J].火力與指揮控制，2011，38（9）：157-160.

XU HUI，YANG KAI，KUANG BENGANG，et al. Study on hardware- in- the- loop simulation system based on 1553B bus[J]. Fire Control & Command Control，2011，38（9）：157-160.（in Chinese）

[10]薛飛，顧文燦，李建勛，等.1553B 總線通用仿真測試系統(tǒng)運(yùn)行支撐平臺(tái)的實(shí)現(xiàn)[J].計(jì)算機(jī)工程與設(shè)計(jì).2011，32（7）：2540-2544.

XUE FEI，GU WENCAN，LI JIANXUN，et al.Implementation of 1553B bus general simulating and testing system run- time infrastructure[J]. Computer Engineering and Design，2011，32（7）：2540-2544.（in Chinese）