(杭州電子科技大學(xué)射頻電路與系統(tǒng)教育部重點(diǎn)實(shí)驗(yàn)室，浙江 杭州310018)

0 引 言

基準(zhǔn)電壓源是模擬集成電路及混合集成電路中不可缺少的重要組成模塊，廣泛應(yīng)用于數(shù)據(jù)轉(zhuǎn)換器、集成穩(wěn)壓器、射頻電路以及各種測量設(shè)備中[1，2]。帶隙基準(zhǔn)源具有很好的輸出精度和穩(wěn)定的溫度特性，已成為目前應(yīng)用最為普遍的電壓基準(zhǔn)源，其性能好壞將直接影響到整個(gè)電路的輸出精度[3，4]。隨著數(shù)據(jù)轉(zhuǎn)換精度的逐步提高，傳統(tǒng)帶隙基準(zhǔn)源的精度已很難達(dá)到電路設(shè)計(jì)的需求;目前國內(nèi)外不少文獻(xiàn)對低溫漂帶隙基準(zhǔn)源進(jìn)行了研究，但這些仍難以滿足高精度集成穩(wěn)壓器、高精度數(shù)據(jù)轉(zhuǎn)換器等系統(tǒng)設(shè)計(jì)的要求[5]。基準(zhǔn)源的精度跟溫度有關(guān)，要提高精度就得減小溫度系數(shù)，文獻(xiàn)3 提出的多輸出基準(zhǔn)電路獲得了多值基準(zhǔn)，但電路的溫度系數(shù)仍較高。本文設(shè)計(jì)了一種高精度、低溫度系數(shù)、高電源抑制比的多輸出帶隙基準(zhǔn)電路，能夠很好的滿足各類電源管理芯片的設(shè)計(jì)要求。

1 傳統(tǒng)帶隙電壓基準(zhǔn)源工作原理

理想的帶隙基準(zhǔn)電壓源電路的輸出電壓通常不受電源電壓波動(dòng)、工藝變化、溫度變化等因素的影響[6]。傳統(tǒng)的帶隙基準(zhǔn)電壓源的原理示意圖如圖1所示:

具有負(fù)溫度系數(shù)的雙極性晶體管，其基極-發(fā)射極電壓VBE的溫度系數(shù)在室溫下約在-2.2mV/K 左右。而具有正溫度系數(shù)的熱電壓VT其溫度系數(shù)在室溫下為+0.085mV/K[7]。將這兩部分電壓適當(dāng)相加就得到輸出電壓VREF:

將式1 對溫度T 微分，再將VBE和VT的溫度系數(shù)分別代入式1可求得K的值，在理論上它使VREF的溫度系數(shù)為零。VBE受電源電壓變化的影響很小，因而帶隙基準(zhǔn)電壓的輸出電壓受電源的影響也很小。

圖1 傳統(tǒng)的帶隙基準(zhǔn)電壓源原理圖

2 本文設(shè)計(jì)的帶隙電壓基準(zhǔn)源電路

本文設(shè)計(jì)的帶隙基準(zhǔn)源整體電路如圖2所示，電路包含4個(gè)部分:啟動(dòng)電路、基準(zhǔn)產(chǎn)生電路、曲率補(bǔ)償[8]以及多輸出驅(qū)動(dòng)電路。該電路不需要額外的偏置電路，工作于自偏置電流模式即可實(shí)現(xiàn)。與傳統(tǒng)的帶隙基準(zhǔn)源電路相比，該電路具有結(jié)構(gòu)簡單、工作方式更簡捷的優(yōu)點(diǎn)。由于傳統(tǒng)的帶隙基準(zhǔn)電路采用運(yùn)算放大器來鎖定電路的電壓，而運(yùn)算放大器存在極大的非零輸入失調(diào)電壓，因而基準(zhǔn)電壓的精度會受到非零輸入失調(diào)電壓的影響。該電路設(shè)計(jì)中沒有采用傳統(tǒng)結(jié)構(gòu)中的運(yùn)算放大器，因此避免了運(yùn)算放大器的非零輸入失調(diào)電壓對基準(zhǔn)輸出電壓的影響，電路具有較高的電源電壓抑制比。該電路的特點(diǎn)不僅未使用運(yùn)放，還采用了電壓箝位的二階溫度補(bǔ)償電路，使得電路的溫度系數(shù)得到了大大的提高。

圖2 本文設(shè)計(jì)的帶隙基準(zhǔn)電路

2.1 啟動(dòng)電路

對于基準(zhǔn)電路來說，有一個(gè)很重要的問題是電路存在“簡并”偏置點(diǎn)，即當(dāng)電源上電時(shí)，所有的晶體管均傳輸零電流，環(huán)路可以允許零電流的存在。因此，啟動(dòng)電路不僅要能保證在電源上電時(shí)能驅(qū)使電路順利的跳出“簡并”偏置點(diǎn)，而且還要保證當(dāng)電路正常工作后，能自動(dòng)與電路斷開，使整個(gè)電路的復(fù)雜度及功耗等得到降低。

圖2中的啟動(dòng)電路由M1、M2和M3組成。當(dāng)電路在上電瞬間時(shí)，由于M1 采用了二極管連接方式，故M1 導(dǎo)通，此時(shí)VCC 通過M1 傳到M3 柵極，使M3 導(dǎo)通。隨著M3 柵極電位的不斷提升，最后整個(gè)電路開啟。當(dāng)電路正常工作一段時(shí)間后，M2 開始導(dǎo)通，但M3是具有倒寬長比的器件，導(dǎo)通電阻特別大，這樣使得M3 柵極電壓變得很小，最終M3 截止，整個(gè)啟動(dòng)過程結(jié)束。由此可見，啟動(dòng)電路對基準(zhǔn)部分無任何影響，也沒有功耗。

2.2 帶隙電壓基準(zhǔn)電路

帶隙基準(zhǔn)核心電路如圖3所示由晶體管M4 M13、電阻R1 R3和雙極型晶體管Q1 Q3組成。該電路的一大突出特點(diǎn)就是不需要采用額外的電流偏置電路，電路只需通過M4 M7、M12和M13 構(gòu)成帶隙的自偏置共源共柵結(jié)構(gòu)的電流鏡電路就可以提供電路所需電流。與傳統(tǒng)的帶隙基準(zhǔn)結(jié)構(gòu)相比較，共源共柵結(jié)構(gòu)具有很好的屏蔽作用，不僅結(jié)構(gòu)簡單，還可以有效地改善晶體管的溝道長度調(diào)制效應(yīng)。由M8、M9、M10、M11組成的共源共柵結(jié)構(gòu)是電壓箝位電路，由于共源共柵結(jié)構(gòu)的屏蔽作用，從而使該電路與運(yùn)放具有類似的電路功能，保證了Vx=Vy，并使得Q1、Q2和R1組成了一個(gè)PTAT 電路。由于VBE1=VBE2+VR1，則VR1=VBE1-VBE2=△VBE=VTln(Ic1/ls1)-VTln(Ic2/Is2)=Vr lnN，從而產(chǎn)生I1=I2=I3為正溫度系數(shù)的PTAT 電流，使得:

VBE3是一個(gè)具有負(fù)溫度系數(shù)的電壓是一個(gè)具有正溫度系數(shù)的電壓，所以只需選擇合適的R2和R3，就可以得到理論上具有零溫度系數(shù)的基準(zhǔn)電壓輸出值Vz。

2.3 曲率補(bǔ)償和多輸出驅(qū)動(dòng)電路

電路的曲率補(bǔ)償部分采用不同種類電阻的不同溫度系數(shù)進(jìn)行二階溫度補(bǔ)償，從而獲得較低的溫漂性能。圖2中的R1和R2是具有負(fù)溫度系數(shù)的Rrhr1k，即多晶硅高阻1kΩ，R3是具有正溫度系數(shù)的n擴(kuò)散電阻(rnplus)。根據(jù)式2 分析可得，由于R1、R2的溫度系數(shù)相同，R2/R1的比值與溫度無關(guān)，故R2/R1·VTln(N)項(xiàng)只是線性補(bǔ)償，但是R1、R3的溫度系數(shù)相反，R3/R1·VTln(N)項(xiàng)只是線性補(bǔ)償，但是R1、R3的溫度系數(shù)相反，R3/R1的比值與溫度有關(guān)，為溫度T的函數(shù)，且具有正溫度系數(shù)，這樣就獲得R3/R1·VTln(N)項(xiàng)做二階曲率補(bǔ)償，因而使得整個(gè)帶隙基準(zhǔn)電壓的溫度系數(shù)大大減少。

而電路的多輸出驅(qū)動(dòng)電路利用一個(gè)簡單的運(yùn)放結(jié)構(gòu)作為基準(zhǔn)輸出端的驅(qū)動(dòng)電路，增強(qiáng)帶隙的電流驅(qū)動(dòng)能力，節(jié)省了芯片面積。不僅能夠提供負(fù)載所需要的驅(qū)動(dòng)電流，同時(shí)還能夠保證在產(chǎn)生其他基準(zhǔn)電壓時(shí)，對圖2中的基準(zhǔn)電路本身不產(chǎn)生任何影響。電路的輸出參考電壓值為Vrefi=Vref×(∑R'i)/RO，其中RO=R’1+R’2+R’3。式中的比例電阻構(gòu)成新的參考電壓，所以輸出電壓值與溫度無關(guān)。由此得到的3個(gè)電壓值分別為:這種結(jié)構(gòu)不僅能夠產(chǎn)生電源抑制比高、功耗低、溫度系數(shù)小的基準(zhǔn)電壓，同時(shí)在很大程度上還能使芯片的面積得到減小。

3 仿真結(jié)果與分析

本文電路基于0.5μm 標(biāo)準(zhǔn)CMOS工藝模型，采用Cadence的Spectre 進(jìn)行仿真。在5V 電源電壓下，從-30 110℃做溫度掃描，整個(gè)電路的功耗為30μA，基準(zhǔn)電壓隨溫度變化曲線如圖3所示。

由圖3可見，在整個(gè)溫度變化范圍內(nèi)，帶隙基準(zhǔn)輸出電壓穩(wěn)定在1.27V 左右，它的最大和最小值分別為1.279 0V和1.279 45V，且變化幅度僅為0.45mV，Vz的溫度系數(shù)可用式2.36×10-6V/℃來衡量，CT的值顯示了低溫漂的特性。本文電路和文獻(xiàn)3、4 中設(shè)計(jì)電路的結(jié)果進(jìn)行了比較如表1所示。由此可見，在較寬的溫度范圍內(nèi)，設(shè)計(jì)實(shí)現(xiàn)了小于2.36ppm/℃的溫度系數(shù)，溫度特性優(yōu)于文獻(xiàn)3、4中的設(shè)計(jì)結(jié)果。

帶隙基準(zhǔn)電路的電源抑制比特性如圖4所示。由圖4可見，在低頻下PSRR為-85.6dB。如表2所示是帶隙基準(zhǔn)電路的主要性能參數(shù)。

表1 設(shè)計(jì)結(jié)果的比較

表2 帶隙基準(zhǔn)電路的主要性能參數(shù)

圖3 帶隙基準(zhǔn)電路溫度特性

圖4 帶隙基準(zhǔn)電路的PSRR 特性

4 結(jié)束語

本文提出的帶隙電壓基準(zhǔn)源電路采用二階曲率補(bǔ)償技術(shù)，有效地改善了帶隙基準(zhǔn)電路的溫度系數(shù);使用具有自偏置電流鏡電路的共源共柵結(jié)構(gòu)，提高了基準(zhǔn)電路的電源抑制性能;利用簡單的運(yùn)放結(jié)構(gòu)作為基準(zhǔn)輸出端的驅(qū)動(dòng)電路，節(jié)省了芯片面積，增強(qiáng)了帶隙的電流驅(qū)動(dòng)能力。在-30 110℃溫度時(shí)電路功耗為30μA，溫度系數(shù)低于2.36×10-6/℃，低頻下PSRR為-85.6dB。所設(shè)計(jì)的電路具有基準(zhǔn)輸出電壓的溫度系數(shù)小、電源抑制比高以及功耗低等特點(diǎn)，可以廣泛應(yīng)用在電源管理芯片類的電路設(shè)計(jì)中，具有很好的實(shí)用價(jià)值。

[1]畢查德 拉扎維.模擬CMOS 集成電路設(shè)計(jì)[M].西安:西安交通大學(xué)出版社，2003∶311-341.

[2]Edward K F L.A low voltage CMOS bandgap reference without using an opamp[J].IEEE Custom Integrated Circuits，2009，13(1):501-504.

[3]沈勇，解光軍.一種無需運(yùn)放的低溫漂帶隙基準(zhǔn)源設(shè)計(jì)[J].合肥工業(yè)大學(xué)學(xué)報(bào)，2010，33(6):995-997.

[4]吳蓉，張婭妮，荊麗.低溫漂高PSRR 新型帶隙基準(zhǔn)電壓源的研制[J].半導(dǎo)體技術(shù)，2010，35(5):503-506.

[5]Jin L，Xing H Q，Chen D G，etal.A self-calibrated bandgap voltage reference with 0.5×10-6/℃temperature coefficient[J].Proc of IEEE Circuits and Systems，2006，43(5):2 853-2 856.

[6]Phillip E，Douglas A，Holberg R.CMOS analog circuit design[M].Oxford:Oxford University Press，2002∶357-399.

[7]Junmin Jiang.A Curvature Compensated Bandgap Reference with low Drift and low Noise[J].2011 International Symposium on Integrated Circuits，2011，13(10):547-550.

[8]Leung K N，Mok P K T，Leung C Y.A 2-V 23uA 5.3 ppm/℃curvature-compensated CMOS bandgap Voltage reference[J].IEEE Journal of Solid-State Circuits，2003，38(3):561-564.