吳曉鵬 楊銀堂 高海霞 董剛 柴常春

(西安電子科技大學(xué)微電子學(xué)院,寬禁帶半導(dǎo)體材料與器件教育部重點實驗室,西安 710071)

(2012年9月25日收到;2012年11月7日收到修改稿)

1 引言

隨著集成電路工藝尺寸的不斷縮小,深亞微米集成電路面臨的靜電沖擊致失效問題日趨嚴峻[1,2].新型靜電放電(electrostatic discharge,ESD)保護電路設(shè)計與ESD保護器件模型研究受到廣泛關(guān)注[3?8].經(jīng)典ESD保護器件模型由標準MOS器件、寄生橫向雙極晶體管、碰撞離化電流源、襯底電阻等幾部分構(gòu)成[3],其中的襯底電阻取常數(shù)值.然而由于電導(dǎo)率調(diào)制效應(yīng)的存在,襯底電阻在保護器件工作期間呈現(xiàn)出逐漸減小的趨勢[9].采用常值襯底電阻模型,將高估襯底電阻值,低估襯底電流,導(dǎo)致保護器件的雪崩擊穿特性仿真不準確[10?12].Ramaswamy等[4]通過引入流控電壓源修正了常值襯底電阻模型,但由于其難以根據(jù)器件版圖尺寸實現(xiàn)可調(diào)性,該模型移植性較差.文獻[13]在流控電壓源模型的基礎(chǔ)上分析了部分版圖參數(shù)對保護特性的影響,但對襯底電阻關(guān)于源極擴散與襯底接觸擴散間距的可調(diào)性以及襯底類型對襯底電阻值的影響并沒有深入討論.本文開展深亞微米柵接地n型金屬氧化物半導(dǎo)體(gate grounded negative channel metal oxide semiconductor,GGNMOS)器件襯底電阻模型研究,通過研究不同襯底類型、不同版圖尺寸下器件襯底電阻特性的變化情況,建立了適用于不同襯底類型、具有版圖尺寸可調(diào)性的襯底電阻解析宏模型.實驗結(jié)果表明模型準確可靠,并大大縮短了仿真時間.

2 GGNMOS器件的典型襯底電阻模型

GGNMOS器件是集成電路(integrated circuit,IC)電路中最常見的一種靜電保護器件,通常這種器件具有較大的寬長比,其柵極和源極同時接地,漏極則連接需要保護的輸入輸出焊盤(input/output pad,I/O PAD).這種結(jié)構(gòu)會在器件下方的襯底中構(gòu)成寄生橫向雙極晶體管(lateral NPN,LNPN)結(jié)構(gòu),器件的漏極、源極及其下方的襯底部分分別構(gòu)成寄生LNPN的集電極、發(fā)射極以及基極.決定GGNMOS器件工作性能的關(guān)鍵因素就是寄生LNPN管基極下方存在的寄生襯底電阻,該電阻是由于p型摻雜襯底的有限電導(dǎo)率構(gòu)成的.圖1所示即為GGNMOS保護器件在不同工作條件下器件內(nèi)部的工作情況剖面示意圖.

圖1 ESD應(yīng)力下GGNMOS器件工作原理圖 (a)寄生LNPN管開啟前;(b)寄生LNPN管開啟后

圖1 (a)所示為ESD應(yīng)力剛施加到器件漏極時器件內(nèi)部的工作情況.如圖1所示,ESD電流從漏極注入,由于漏襯結(jié)反偏導(dǎo)致pn結(jié)電場不斷增大,當(dāng)漏極電壓Vd大于閾值電壓時漏結(jié)電子會在電場作用下打破電子空穴對,產(chǎn)生大量載流子,漏襯結(jié)發(fā)生雪崩倍增效應(yīng).電子流將直接流入漏端形成ID,而空穴電流Igen則通過襯底流入地接觸,形成襯底電流Isub.此時的Isub值隨漏極偏壓呈指數(shù)增大[14]:

其中Ai,Bi對于給定工藝為常數(shù),m,n是取決于漏結(jié)摻雜的常數(shù),柵偏置對襯底電流的影響可通過參數(shù)Vdch建模體現(xiàn).

Isub流過襯底電阻Rsub時將產(chǎn)生電壓降VB′,當(dāng)壓降增大到VB′=Isub×Rsub≈0.7 V左右時源襯結(jié)正偏,電子開始從源極向漏極注入,寄生LNPN則開啟處于自偏置工作模式.此時產(chǎn)生的集電極電流IC構(gòu)成額外的注入電流源,進一步減小了維持寄生LNPN開啟所需的倍增因子M,使得漏極電壓Vd可進一步減小到維持電壓Vh,即出現(xiàn)保護器件I-V曲線中的驟回特性.如果此時的Rsub為常數(shù),那么驟回之后可以預(yù)見Isub也應(yīng)該是個常數(shù).研究表明Isub在驟回之后持續(xù)增大[9],而為了維持寄生LNPN的基區(qū)電壓為常數(shù),襯底電阻必須減小.其物理解釋是大電流條件下保護器件下方襯底中的等電勢區(qū)域變大而導(dǎo)致Rsub減小,即電導(dǎo)率調(diào)制效應(yīng).基于該物理現(xiàn)象可采用流控電壓源[13]對驟回后的襯底電阻進行建模,如圖1(b)所示.

其中Isub為襯底電流,Id為總的漏端電流,Ids為MOS保護器件的溝道電流,Rsub0和Rd為電路模型參數(shù),可從測試或仿真數(shù)據(jù)中提取.Rsub0為驟回開啟時的襯底電阻,而Rd則通過模擬少子注入來建模電導(dǎo)率調(diào)制效應(yīng).

3 源極擴散到襯底接觸擴散間距對GGNMOS器件襯底電阻的影響

為了考察不同襯底類型、不同源極擴散與襯底接觸擴散間距對保護器件襯底寄生電阻的影響,本文對常見的輕摻雜體襯底(Bulk型襯底)和重摻雜外延型襯底(Epi型襯底)上的GGNMOS保護器件在不同源襯擴散間距下的物理特性進行了研究,器件結(jié)構(gòu)如圖2所示.

圖2(a)和圖2(b)分別代表了輕摻雜Bulk型襯底和重摻雜Epi型襯底上的保護器件結(jié)構(gòu).圖2中右側(cè)為基于0.18μm CMOS工藝實現(xiàn)的GGNMOS器件,左側(cè)的襯底接觸擴散為P+保護環(huán)結(jié)構(gòu),L為器件溝道長度,SCGS和DCGS分別為源極和漏極金屬接觸到柵極的距離,SB為源極擴散到襯底接觸擴散的間距.仿真中選定輕摻雜襯底的體厚度為10μm,重摻雜襯底的外延和體厚度分別為4和6μm.選用基本的單指GGNMOS結(jié)構(gòu),器件尺寸為W=50μm,L=0.8μm,SCGS和DCGS分別為0.75和2.6μm.通常GGNMOS保護器件采用多叉指結(jié)構(gòu)實現(xiàn)較大器件寬度來提高器件保護性能,出于電流分布均勻性和同步導(dǎo)通的考慮,在設(shè)計版圖時應(yīng)保證源極位于器件外側(cè)且與漏極交叉分布,因此本文只討論源極擴散與襯底接觸擴散間距SB對器件性能的影響.仿真中在漏端施加ESD應(yīng)力,柵極、源極、襯底接觸均接地.

圖2 基于不同襯底類型的器件結(jié)構(gòu)示意圖 (a)Bulk型襯底;(b)Epi型襯底

由(2)式推導(dǎo)可得:

根據(jù)(3)式,襯底電阻模型中所需電路模型參數(shù)Rsub0和Rd可以通過器件在ESD應(yīng)力下的襯底電流與漏電流特性曲線切線與y軸的截距以及曲線斜率提取得到.

圖3所示分別為Bulk型和Epi型襯底上的GGNMOS器件在SB從1μm增大到10μm時襯底電流關(guān)于漏電流的變化曲線.如圖3(a)所示,對于Bulk型襯底而言,隨著SB的增大,曲線的y軸截距明顯減小,斜率亦略微變小.而對于Epi型襯底,如圖3(b)所示,曲線截距同樣隨SB的增大而減小,但當(dāng)SB大于4μm后曲線接近重合,即截距幾乎不再減小,同時曲線斜率幾乎不改變.

圖3 兩種襯底上GGNMOS器件在ESD應(yīng)力下的I sub-I d曲線 (a)Bulk型襯底;(b)Epi型襯底

圖4 (a)和圖5(a)分別給出兩種襯底上GGNMOS器件的襯底電阻模型參數(shù)Rsub0隨SB的變化關(guān)系.兩種襯底上器件的Rsub0值均隨SB增大而增大,其中Bulk型襯底的電阻值隨SB線性增大,而Epi型襯底的Rsub0值則在SB大于4μm后呈現(xiàn)飽和趨勢,這與圖3曲線得出的結(jié)論一致.在保護器件的襯底電阻模型中,參數(shù)Rsub0主要表征的是寄生LNPN管導(dǎo)通時的襯底電阻值,其數(shù)值變化規(guī)律與襯底的摻雜分布以及電流傳輸路徑有關(guān).由于SB增大使得襯底電流水平傳輸路徑增長,因此主要影響的是襯底表面電阻值.根據(jù)襯底電阻分布式梯形網(wǎng)絡(luò)計算方法[15]有

其中?Rsurf為單位襯底表面電阻值,ρ為襯底電阻率,L為襯底表面單位梯形子塊的高度,W1,W2分別為襯底表面單位梯形的窄邊和寬邊.增大SB相當(dāng)于增大了L的總值,使得襯底表面總電阻值線性增大,因此呈現(xiàn)出圖4(a)中Rsub0隨SB線性增大的趨勢.而Epi型襯底是由上層輕摻雜外延和下層重摻雜體構(gòu)成的,當(dāng)SB較小時,器件底部到襯底接觸的電流主要分布在外延層表面,因此Rsub0值根據(jù)上述分析呈線性增大趨勢,對應(yīng)于圖5(a)中SB值小于4μm時的曲線部分.但當(dāng)SB大于外延厚度(4μm)后,由于兩接觸間的橫向外延層不再是最低阻抗通路,因此器件底部電流會趨于沿著外延層垂直方向流入低阻重摻雜體后橫向傳輸,當(dāng)?shù)竭_襯底接觸下方時再通過外延層垂直流動.顯然此時的襯底阻值對橫向SB的依賴性減弱,所以呈現(xiàn)出圖5(a)中當(dāng)SB大于4μm時Rsub0值隨SB的增大而趨于飽和的趨勢.

圖4 Bulk型襯底的R sub0和R d隨SB的變化 (a)R sub0;(b)R d

另一方面,由圖4(b)和圖5(b)可見,Bulk型襯底的Rd值隨SB增大而呈近似線性減小趨勢,而Epi型襯底的Rd值在SB變化時僅有微小波動.這是由于SB增大等效于增大了寄生LNPN的基極串聯(lián)電阻Rsub0,而保護器件的源極擴散面積通常較大,因此電流集邊效應(yīng)導(dǎo)致發(fā)射極注射效率降低,進而使寄生LNPN的電流放大系數(shù)β降低.而驟回期間寄生LNPN的開啟條件[16]為

其中M為保護器件的雪崩倍增因子.此時M值將增大以保持寄生LNPN開啟,從而使碰撞離化電流Igen增大.同時由于β值降低使得寄生LNPN的基極電流IB增大,由圖1(b)可知這意味著將從Igen分流更多的IB,最終導(dǎo)致Isub-Id曲線斜率下降.如前所述,Bulk型襯底的Rsub0值與SB呈線性增大關(guān)系,根據(jù)上述分析可知這將導(dǎo)致β值降低,進而使得Rd值呈現(xiàn)如圖4(b)所示的減小趨勢.相反,由于Epi型襯底的Rsub0值與SB的弱相關(guān)性,Rd值幾乎不受SB變化影響,而只呈現(xiàn)出微弱波動,如圖5(b)所示.總體來說,兩種襯底的Rd值隨SB的變化幅度不超過6%,因此在模型中可將該參數(shù)近似為常數(shù)值處理.

圖5 Epi型襯底的R sub0和R d隨SB的變化 (a)R sub0;(b)R d

綜合上述分析可知,基于不同襯底類型的保護器件襯底電阻模型參數(shù)表現(xiàn)出與SB截然不同的相關(guān)性,所以保護器件模型需要根據(jù)具體的襯底類型選擇合適的襯底電阻模型才能準確建模器件性能.同時由于兩種襯底上保護器件襯底電阻總值呈現(xiàn)出隨SB增大的趨勢,因此可以預(yù)測保護器件工作期間源襯結(jié)正偏所需的空穴電流也將隨著SB的增大而降低,即保護器件觸發(fā)電壓呈減小趨勢.

4 不同襯底類型GGNMOS器件的襯底電阻模型

鑒于襯底電阻模型中參數(shù)Rsub0與SB的相關(guān)性,有必要根據(jù)不同的襯底特性建立相應(yīng)的解析模型,進而完善襯底電阻流控電壓源模型的可調(diào)性.由于參數(shù)Rsub0的分布特性,其取值直接與襯底摻雜、被考察的接觸孔間距和尺寸相關(guān),因此其解析模型構(gòu)建方法類似于混合信號IC襯底噪聲耦合分析中襯底分布電阻建模方法.通常接觸孔間襯底電阻建模方法是基于有限差分法、邊界元法[17,18]或精簡可調(diào)宏模型法[19]實現(xiàn)的,其中可調(diào)宏模型法可對特定工藝下的襯底電阻建立Z矩陣宏模型,通過器件仿真或測試提取必要的解析模型工藝匹配參數(shù),并可根據(jù)接觸孔尺寸及間距條件調(diào)節(jié)阻值,適用于對本文模型參數(shù)Rsub0建模.

對于Epi型襯底,由于重摻雜體在電流傳輸過程中提供了低阻通路,因此在分析時可對其做單節(jié)點近似,并采用多端口Z矩陣法構(gòu)建由N個接觸孔所構(gòu)成的電阻網(wǎng)絡(luò)模型,其矩陣元由兩端口間的自阻抗以及互阻抗解析模型構(gòu)成:

Zii和Zij分別為第i個接觸孔和第 j個接觸孔的自阻抗與互阻抗,其中α1,α2,α3為取決于工藝的匹配參數(shù),A和P分別為接觸孔的面積和周長.Z0為間距為0時的互阻抗值,γ是基于工藝的匹配參數(shù).在本文中只需考察源極擴散與襯底接觸間的阻值與版圖尺寸的可調(diào)性,因此上述模型可簡化為兩端口Z矩陣模型,并可結(jié)合器件仿真確定解析模型中的工藝匹配參數(shù)值.

對于Bulk型襯底,均勻輕摻雜的高阻特性使其不能像Epi型襯底那樣做單節(jié)點近似的網(wǎng)絡(luò)分析,因此需要通過器件仿真對不同的接觸孔尺寸、間距進行基于阻性特性的分析,建立如下經(jīng)驗?zāi)Ｐ?

其中Rij為第i個接觸孔與第 j個接觸孔之間的阻值,dij為兩接觸孔間距,Asum,Psum分別為兩接觸孔的面積與周長之和,λ,k1,k2,k3為取決于工藝的匹配參數(shù).模型表征了Bulk型襯底電阻對摻雜機制、間距、面積、周長的相關(guān)性.以上模型中的第i個和第 j個接觸孔分別代表GGNMOS保護器件的源極接觸與襯底接觸.

圖6 兩種襯底上GGNMOS器件的I-V特性對比 (a)Bulk型襯底;(b)Epi型襯底

采用上述可調(diào)襯底電阻模型對基于SMIC 0.18μm 1P6M CMOS工藝實現(xiàn)的GGNMOS保護器件進行擊穿特性仿真分析,可得如圖6所示的I-V曲線,其中保護器件結(jié)構(gòu)尺寸與圖2相同.可見Bulk型襯底上的器件觸發(fā)電壓Vt1隨SB增大而等比例減小,而在Epi型襯底上Vt1值雖然也隨SB的增大而減小,但在間距大于4μm后Vt1值的減小趨勢呈現(xiàn)飽和.這是因為兩種襯底的襯底電阻均隨SB增大而增大,使得在相同的電流條件下SB較大的器件中寄生LNPN管的基射結(jié)電壓能夠較快達到開啟閾值,從而觸發(fā)保護器件工作,所以Vt1值均呈減小趨勢.同時由于Bulk型襯底的阻值隨SB線性增大,而Epi型襯底阻值則在SB達到外延厚度4μm后趨于飽和值,因此對應(yīng)的Epi型襯底上的保護器件Vt1值也呈現(xiàn)類似的飽和趨勢.可見模型仿真結(jié)果符合前述器件仿真分析預(yù)測趨勢,因此所建立的襯底電阻模型準確地反映出SB變化對保護器件觸發(fā)特性的影響.

表1給出了采用本文模型和器件仿真得到的觸發(fā)電壓Vt1值對比,可見模型的仿真誤差值最大不超過5%,本文模型準確地預(yù)估了保護器件的觸發(fā)狀態(tài).另外,模型仿真時間僅為器件仿真軟件的7%左右,并且能夠在設(shè)計初期指導(dǎo)器件結(jié)構(gòu)和版圖設(shè)計,極大地提高了ESD保護器件的設(shè)計效率.

表1 不同SB下V t1的仿真結(jié)果誤差對比

5 結(jié)論

本文根據(jù)對GGNMOS保護器件在ESD條件下的物理和電特性分析,建立了基于0.18μm SMIC 1P6M CMOS工藝條件下的GGNMOS保護器件襯底電阻宏模型.通過器件仿真得到了源極擴散與襯底接觸擴散間距對保護器件襯底阻值的影響規(guī)律,以及不同襯底中襯底電阻值的變化情況.研究表明,可以通過改變SB來調(diào)節(jié)保護器件的觸發(fā)電壓Vt1,但對于外延型重摻雜襯底,當(dāng)SB大于外延層厚度后,再增大SB值就無法對Vt1值產(chǎn)生明顯影響了.實驗結(jié)果表明,本文所建模型不僅準確地預(yù)估了不同襯底結(jié)構(gòu)上SB變化對觸發(fā)電壓Vt1的影響,而且大大縮短了仿真時間,提高了設(shè)計效率,對深亞微米GGNMOS保護器件版圖優(yōu)化設(shè)計具有一定的參考價值.

[1]Liu S H,Tan W 2000 Physics 29 304(in Chinese)[劉尚合,譚偉2000物理29 304]

[2]Zhu Z W,Hao Y,Zhang JF,Fang JP,Liu H X 2006 Acta Phys.Sin.55 5878(in Chinese)[朱志煒,郝躍,張金鳳,方建平,劉紅俠2006物理學(xué)報55 5878]

[3]Amerasekera A,Roozendaal L V,Bruines J,Kuper F 1991 IEEE Trans.Electron Device 38 2161

[4]Ramaswamy S,Amerasekera A,Chang M C A 1997 Proceeding of International Electron Device Meeting Washington,USA,December 10,1997 p885

[5]Zhang B,Chai C C,Yang Y T 2010 Acta Phys.Sin.59 8063(in Chinese)[張冰,柴常春,楊銀堂2010物理學(xué)報59 8063]

[6]Gao X F,Liou JJ,Bernier J,Croft G,Oritiz-Conde A 2002 IEEE Trans.Computer-Aided Design 21 1497

[7]Liu Y D,Du L,Sun P,Chen W H 2012 Acta Phys.Sin.61 137203(in Chinese)[劉玉棟,杜磊,孫鵬,陳文豪2012物理學(xué)報61 137203]

[8]Wang Y,Jia S,Sun L,Zhang G G,Zhang X,Ji L J 2007 Acta Phys.Sin.56 7242(in Chinese)[王源,賈嵩,孫磊,張鋼剛,張興,吉利久2007物理學(xué)報56 7242]

[9]Skotnicki T,Merckel G,Merrachi A 1991 Solid State Device Research Conference Montreux,September 16–19,1991 p559

[10]Amerasekera A,Ramaswamy S,Chang M C,Duvvury C 1996 Proceeding of Reliability Physics Symposium Dallas,USA,April 30–May 2,1996 p318

[11]Russ C,Verhaege K,Bock K,Roussel P J 1996 Proceeding of Electrical Overstress/Electrostatic Discharge Symposium Orlando,USA,September 10–12,1996 p302

[12]Zhou Y Z,Hajjar JJ,Lisiak K 2006 International Conference on Solid-State and Integrated Circuit Technology Shanghai,China,October 23–26,2006 p1202

[13]Zhang X Y,Banerjee K,Amerasekera A,Gupta V,Yu Z,Dutton R W 2000 Proceeding of Reliability Physics Symposium San Jose,USA,April 10–13,2000 p295

[14]Dutton R W 1975 IEEE Trans.Electron Device 22 334

[15]Shreeve R,Fiez T S,Mayaram K 2004 Proceeding of International Symposium on Circuits and Systems Vancouver,Canada,May 23–26,2004 p157

[16]Amerasekera A,Gupta V,Vasanth K,Ramaswamy S 1999 Proceeding of International Reliability Physics Symposium San Diego,USA,March 23–25,1999 p159

[17]Xu C G,Fiez T,Mayaram K 2004 IEEE Trans.Circ.Syst.51 1223

[18]Veronis G,Lu Y C,Dutton R W 2004 Proc.of Int.Symp.on Quality Electronic Design San Jose,USA,March 22–24,2004 p303

[19]Lan H,Chen T W,Chui C O,Nikaeen P,Kim J W,Dutton R W 2006 IEEE J.Solid-State Circ.41 1817