任帥　陳鐸　呂昊博

摘 要：視頻解碼模塊的作用是將攝像頭采集到的模擬信號(hào)轉(zhuǎn)化為FPGA可以處理的符合ITU-R BT.656標(biāo)準(zhǔn)的數(shù)字信號(hào)，它是整個(gè)系統(tǒng)的前端，更是視頻處理部分的重要保障.為了滿足視頻處理的需要，研究了一種以Altera公司生產(chǎn)的FPGA芯片EP2C5Q208為核心芯片，通過I2C總線控制視頻解碼芯片TVP5150實(shí)現(xiàn)信號(hào)的模數(shù)轉(zhuǎn)換的視頻解碼模塊.

關(guān)鍵詞：視頻解碼 ITU-R BT.656標(biāo)準(zhǔn) I2C總線 TVP5150

中圖分類號(hào)：TN911 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-098X（2014）02（c）-0061-01

隨著社會(huì)的快速發(fā)展，視頻圖像處理對(duì)人們的生活產(chǎn)生了越來越大的影響，無論是在工業(yè)生產(chǎn)，軍事裝備方面，還是醫(yī)療器械，電子消費(fèi)品方面，都發(fā)揮著極其重要的作用。從設(shè)備的便攜性角度考慮，人們需要的是體積更小、處理速度更快和處理能力更強(qiáng)的設(shè)備。而TI公司生產(chǎn)的視頻解碼芯片TVP5150，正是以它的小尺寸，低功耗和高性價(jià)比等優(yōu)勢(shì)，在視頻解碼方面脫穎而出，得到了廣泛的應(yīng)用。該文就是通過FPGA配置I2C總線，從而達(dá)到配置TVP5150的工作狀態(tài)，控制數(shù)據(jù)的讀取與存儲(chǔ)，完成模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換。

1 模塊的硬件構(gòu)成

FPGA通過I2C總線對(duì)TVP5150進(jìn)行配置，經(jīng)過配置的TVP5150對(duì)從攝像頭輸入的模擬視頻信號(hào)進(jìn)行解碼，并把解碼得到的ITU-R BT.656數(shù)據(jù)流發(fā)送到FPGA，由FPGA對(duì)數(shù)字信號(hào)進(jìn)行處理，處理過后的信號(hào)傳遞給后級(jí)模塊。

2 TVP5150的功能

TVP5150是TI公司開發(fā)的一款超低功耗，封裝極小并且使用簡(jiǎn)單的視頻解碼器，它在具有亮度和色度分離技術(shù)的同時(shí)，還專門在弱信號(hào)的處理和非標(biāo)信號(hào)處理方面都做了很大的改進(jìn)，從而滿足了中國(guó)市場(chǎng)的特殊需求。

TVP5150在正常工作時(shí)的功耗僅為115 MW。它的尺寸極小，只有小拇指間那么大，并具有極小尺寸的32引腳超薄四方扁平封裝（TQFP）。在便攜產(chǎn)品應(yīng)用上占了很大的優(yōu)勢(shì)。通過使用單一14.31818 MHz晶振就能夠?qū)TSC，PAL，SECAM制式視頻信號(hào)進(jìn)行解碼，輸出數(shù)字?jǐn)?shù)據(jù)。在系統(tǒng)中， TVP5150經(jīng)過FPGA的配置，將從前級(jí)得到的PAL制式的模擬視頻信號(hào)轉(zhuǎn)換為8bit的4∶2∶2的視頻數(shù)據(jù)，并發(fā)送到FPGA的數(shù)據(jù)口。

3 I2C總線

I2C總線是一種兩線式串行總線，可發(fā)送和接收數(shù)據(jù)，用于連接微控制器及其外圍設(shè)備，由數(shù)據(jù)線SDA和時(shí)鐘線SCL構(gòu)成，具有雙向傳輸、多主控接口標(biāo)準(zhǔn)，同時(shí)具有總線仲裁機(jī)制。串行的8位雙向數(shù)據(jù)傳輸位速率在標(biāo)準(zhǔn)模式下可達(dá)100 kbit/s。在I2C總線上，主控件運(yùn)用指令對(duì)各功能器件進(jìn)行控制。各種被控制器件均并聯(lián)在這條總線上。連接在總線上的每個(gè)器件都有一個(gè)地址可以作為識(shí)別，并且這個(gè)地址是唯一的，不會(huì)發(fā)生重復(fù)。而且都每個(gè)器件都可以作為一個(gè)發(fā)送器或接收器，這是由這個(gè)器件的功能決定的。I2C總線的可以有多個(gè)主控的特點(diǎn)，使得在同一時(shí)間有多于一個(gè)主機(jī)嘗試控制主線。如果真的由多于一個(gè)主機(jī)控制了主線，傳輸?shù)臄?shù)據(jù)肯定會(huì)遭到破壞，而I2C總線的仲裁機(jī)制很好的解決了這個(gè)問題，它可以控制在有多個(gè)主機(jī)同時(shí)嘗試控制總線時(shí)，只允許其中一個(gè)控制總線并使傳輸不被破壞。

I2C起始和停止條件及數(shù)據(jù)傳輸有效性如圖1所示，SCL和SDA兩條信號(hào)線。當(dāng)SCL線為高電平時(shí)，SDA線由高電平轉(zhuǎn)換到低電平，這個(gè)是數(shù)據(jù)傳輸?shù)钠鹗紬l件；當(dāng)SCL線為高電平時(shí)，SDA線由低電平轉(zhuǎn)換到高電平，這個(gè)是數(shù)據(jù)傳輸?shù)耐Ｖ箺l件。

在傳輸數(shù)據(jù)的過程中，SDA線必須在時(shí)鐘的高電平周期保持穩(wěn)定，SDA的高或低電平狀態(tài)只有在SCL線的時(shí)鐘信號(hào)是低電平時(shí)才能改變。

4 TVP5150的配置

TVP5150是由FPGA芯片通過I2C總線標(biāo)準(zhǔn)來配置完成的，它的數(shù)據(jù)線SDA和時(shí)鐘線SCL與FPGA芯片的I/O接口相連。因?yàn)門VP5150的內(nèi)部寄存器中的默認(rèn)值有一部分不滿足硬件的設(shè)計(jì)需求，所以需要對(duì)寄存器重新進(jìn)行設(shè)置。在FPGA中使用Verilog語言構(gòu)建I2C總線控制器，TVP5150通過接收FPGA的這些數(shù)據(jù)完成相關(guān)的寄存器的設(shè)置，從而使TVP5150達(dá)到能進(jìn)行視頻解碼的要求。

FPGA在配置TVP5150的過程中只作為主機(jī)發(fā)送數(shù)據(jù)，而TVP5150只作為從機(jī)接收數(shù)據(jù)。配置過程又分為TVP5150的讀和TVP5150的寫。

當(dāng)FPGA要讀取當(dāng)前TVP5150的狀態(tài)時(shí)，需通過I2C總線啟動(dòng)對(duì)TVP5150的寄存器的一個(gè)讀操作。讀操作分兩部分進(jìn)行：首先由FPGA向TVP5150寫入要讀取的寄存器的地址，然后由FPGA向TVP5150發(fā)送讀取寄存器數(shù)據(jù)的命令。

5 結(jié)語

該文介紹了基于FPGA通過I2C總線發(fā)送地址和數(shù)據(jù)，達(dá)到配置視頻解碼芯片TVP5150的目的，最終得到符合ITU-R BT。656標(biāo)準(zhǔn)的數(shù)字信號(hào)。I2C總線只有兩條數(shù)據(jù)線的特點(diǎn)，使得在FPGA中容易實(shí)現(xiàn)。而TVP5150的快速和經(jīng)濟(jì)的特點(diǎn)，使得整個(gè)模塊具有更高的性價(jià)比，在圖像處理方面一定會(huì)得到廣泛的應(yīng)用。

參考文獻(xiàn)

[1] 何立民.I2C總線應(yīng)用系統(tǒng)設(shè)計(jì)[M].北京：北京航空航天大學(xué)出版社，1995.

[2] TVP5150 Ultralow-Power NTSC/PAL Video Decoder.Data Sheet.TI 2006.

[3] 蔣陳銘，史小軍.基于TVP5150的低功耗視頻解碼模塊[J].電子工程師2008，34（4）.endprint

摘 要：視頻解碼模塊的作用是將攝像頭采集到的模擬信號(hào)轉(zhuǎn)化為FPGA可以處理的符合ITU-R BT.656標(biāo)準(zhǔn)的數(shù)字信號(hào)，它是整個(gè)系統(tǒng)的前端，更是視頻處理部分的重要保障.為了滿足視頻處理的需要，研究了一種以Altera公司生產(chǎn)的FPGA芯片EP2C5Q208為核心芯片，通過I2C總線控制視頻解碼芯片TVP5150實(shí)現(xiàn)信號(hào)的模數(shù)轉(zhuǎn)換的視頻解碼模塊.

關(guān)鍵詞：視頻解碼 ITU-R BT.656標(biāo)準(zhǔn) I2C總線 TVP5150

中圖分類號(hào)：TN911 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-098X（2014）02（c）-0061-01

隨著社會(huì)的快速發(fā)展，視頻圖像處理對(duì)人們的生活產(chǎn)生了越來越大的影響，無論是在工業(yè)生產(chǎn)，軍事裝備方面，還是醫(yī)療器械，電子消費(fèi)品方面，都發(fā)揮著極其重要的作用。從設(shè)備的便攜性角度考慮，人們需要的是體積更小、處理速度更快和處理能力更強(qiáng)的設(shè)備。而TI公司生產(chǎn)的視頻解碼芯片TVP5150，正是以它的小尺寸，低功耗和高性價(jià)比等優(yōu)勢(shì)，在視頻解碼方面脫穎而出，得到了廣泛的應(yīng)用。該文就是通過FPGA配置I2C總線，從而達(dá)到配置TVP5150的工作狀態(tài)，控制數(shù)據(jù)的讀取與存儲(chǔ)，完成模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換。

1 模塊的硬件構(gòu)成

FPGA通過I2C總線對(duì)TVP5150進(jìn)行配置，經(jīng)過配置的TVP5150對(duì)從攝像頭輸入的模擬視頻信號(hào)進(jìn)行解碼，并把解碼得到的ITU-R BT.656數(shù)據(jù)流發(fā)送到FPGA，由FPGA對(duì)數(shù)字信號(hào)進(jìn)行處理，處理過后的信號(hào)傳遞給后級(jí)模塊。

2 TVP5150的功能

TVP5150是TI公司開發(fā)的一款超低功耗，封裝極小并且使用簡(jiǎn)單的視頻解碼器，它在具有亮度和色度分離技術(shù)的同時(shí)，還專門在弱信號(hào)的處理和非標(biāo)信號(hào)處理方面都做了很大的改進(jìn)，從而滿足了中國(guó)市場(chǎng)的特殊需求。

TVP5150在正常工作時(shí)的功耗僅為115 MW。它的尺寸極小，只有小拇指間那么大，并具有極小尺寸的32引腳超薄四方扁平封裝（TQFP）。在便攜產(chǎn)品應(yīng)用上占了很大的優(yōu)勢(shì)。通過使用單一14.31818 MHz晶振就能夠?qū)TSC，PAL，SECAM制式視頻信號(hào)進(jìn)行解碼，輸出數(shù)字?jǐn)?shù)據(jù)。在系統(tǒng)中， TVP5150經(jīng)過FPGA的配置，將從前級(jí)得到的PAL制式的模擬視頻信號(hào)轉(zhuǎn)換為8bit的4∶2∶2的視頻數(shù)據(jù)，并發(fā)送到FPGA的數(shù)據(jù)口。

3 I2C總線

I2C總線是一種兩線式串行總線，可發(fā)送和接收數(shù)據(jù)，用于連接微控制器及其外圍設(shè)備，由數(shù)據(jù)線SDA和時(shí)鐘線SCL構(gòu)成，具有雙向傳輸、多主控接口標(biāo)準(zhǔn)，同時(shí)具有總線仲裁機(jī)制。串行的8位雙向數(shù)據(jù)傳輸位速率在標(biāo)準(zhǔn)模式下可達(dá)100 kbit/s。在I2C總線上，主控件運(yùn)用指令對(duì)各功能器件進(jìn)行控制。各種被控制器件均并聯(lián)在這條總線上。連接在總線上的每個(gè)器件都有一個(gè)地址可以作為識(shí)別，并且這個(gè)地址是唯一的，不會(huì)發(fā)生重復(fù)。而且都每個(gè)器件都可以作為一個(gè)發(fā)送器或接收器，這是由這個(gè)器件的功能決定的。I2C總線的可以有多個(gè)主控的特點(diǎn)，使得在同一時(shí)間有多于一個(gè)主機(jī)嘗試控制主線。如果真的由多于一個(gè)主機(jī)控制了主線，傳輸?shù)臄?shù)據(jù)肯定會(huì)遭到破壞，而I2C總線的仲裁機(jī)制很好的解決了這個(gè)問題，它可以控制在有多個(gè)主機(jī)同時(shí)嘗試控制總線時(shí)，只允許其中一個(gè)控制總線并使傳輸不被破壞。

I2C起始和停止條件及數(shù)據(jù)傳輸有效性如圖1所示，SCL和SDA兩條信號(hào)線。當(dāng)SCL線為高電平時(shí)，SDA線由高電平轉(zhuǎn)換到低電平，這個(gè)是數(shù)據(jù)傳輸?shù)钠鹗紬l件；當(dāng)SCL線為高電平時(shí)，SDA線由低電平轉(zhuǎn)換到高電平，這個(gè)是數(shù)據(jù)傳輸?shù)耐Ｖ箺l件。

在傳輸數(shù)據(jù)的過程中，SDA線必須在時(shí)鐘的高電平周期保持穩(wěn)定，SDA的高或低電平狀態(tài)只有在SCL線的時(shí)鐘信號(hào)是低電平時(shí)才能改變。

4 TVP5150的配置

TVP5150是由FPGA芯片通過I2C總線標(biāo)準(zhǔn)來配置完成的，它的數(shù)據(jù)線SDA和時(shí)鐘線SCL與FPGA芯片的I/O接口相連。因?yàn)門VP5150的內(nèi)部寄存器中的默認(rèn)值有一部分不滿足硬件的設(shè)計(jì)需求，所以需要對(duì)寄存器重新進(jìn)行設(shè)置。在FPGA中使用Verilog語言構(gòu)建I2C總線控制器，TVP5150通過接收FPGA的這些數(shù)據(jù)完成相關(guān)的寄存器的設(shè)置，從而使TVP5150達(dá)到能進(jìn)行視頻解碼的要求。

FPGA在配置TVP5150的過程中只作為主機(jī)發(fā)送數(shù)據(jù)，而TVP5150只作為從機(jī)接收數(shù)據(jù)。配置過程又分為TVP5150的讀和TVP5150的寫。

當(dāng)FPGA要讀取當(dāng)前TVP5150的狀態(tài)時(shí)，需通過I2C總線啟動(dòng)對(duì)TVP5150的寄存器的一個(gè)讀操作。讀操作分兩部分進(jìn)行：首先由FPGA向TVP5150寫入要讀取的寄存器的地址，然后由FPGA向TVP5150發(fā)送讀取寄存器數(shù)據(jù)的命令。

5 結(jié)語

該文介紹了基于FPGA通過I2C總線發(fā)送地址和數(shù)據(jù)，達(dá)到配置視頻解碼芯片TVP5150的目的，最終得到符合ITU-R BT。656標(biāo)準(zhǔn)的數(shù)字信號(hào)。I2C總線只有兩條數(shù)據(jù)線的特點(diǎn)，使得在FPGA中容易實(shí)現(xiàn)。而TVP5150的快速和經(jīng)濟(jì)的特點(diǎn)，使得整個(gè)模塊具有更高的性價(jià)比，在圖像處理方面一定會(huì)得到廣泛的應(yīng)用。

參考文獻(xiàn)

[1] 何立民.I2C總線應(yīng)用系統(tǒng)設(shè)計(jì)[M].北京：北京航空航天大學(xué)出版社，1995.

[2] TVP5150 Ultralow-Power NTSC/PAL Video Decoder.Data Sheet.TI 2006.

[3] 蔣陳銘，史小軍.基于TVP5150的低功耗視頻解碼模塊[J].電子工程師2008，34（4）.endprint

摘 要：視頻解碼模塊的作用是將攝像頭采集到的模擬信號(hào)轉(zhuǎn)化為FPGA可以處理的符合ITU-R BT.656標(biāo)準(zhǔn)的數(shù)字信號(hào)，它是整個(gè)系統(tǒng)的前端，更是視頻處理部分的重要保障.為了滿足視頻處理的需要，研究了一種以Altera公司生產(chǎn)的FPGA芯片EP2C5Q208為核心芯片，通過I2C總線控制視頻解碼芯片TVP5150實(shí)現(xiàn)信號(hào)的模數(shù)轉(zhuǎn)換的視頻解碼模塊.

關(guān)鍵詞：視頻解碼 ITU-R BT.656標(biāo)準(zhǔn) I2C總線 TVP5150

中圖分類號(hào)：TN911 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-098X（2014）02（c）-0061-01

隨著社會(huì)的快速發(fā)展，視頻圖像處理對(duì)人們的生活產(chǎn)生了越來越大的影響，無論是在工業(yè)生產(chǎn)，軍事裝備方面，還是醫(yī)療器械，電子消費(fèi)品方面，都發(fā)揮著極其重要的作用。從設(shè)備的便攜性角度考慮，人們需要的是體積更小、處理速度更快和處理能力更強(qiáng)的設(shè)備。而TI公司生產(chǎn)的視頻解碼芯片TVP5150，正是以它的小尺寸，低功耗和高性價(jià)比等優(yōu)勢(shì)，在視頻解碼方面脫穎而出，得到了廣泛的應(yīng)用。該文就是通過FPGA配置I2C總線，從而達(dá)到配置TVP5150的工作狀態(tài)，控制數(shù)據(jù)的讀取與存儲(chǔ)，完成模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換。

1 模塊的硬件構(gòu)成

FPGA通過I2C總線對(duì)TVP5150進(jìn)行配置，經(jīng)過配置的TVP5150對(duì)從攝像頭輸入的模擬視頻信號(hào)進(jìn)行解碼，并把解碼得到的ITU-R BT.656數(shù)據(jù)流發(fā)送到FPGA，由FPGA對(duì)數(shù)字信號(hào)進(jìn)行處理，處理過后的信號(hào)傳遞給后級(jí)模塊。

2 TVP5150的功能

TVP5150是TI公司開發(fā)的一款超低功耗，封裝極小并且使用簡(jiǎn)單的視頻解碼器，它在具有亮度和色度分離技術(shù)的同時(shí)，還專門在弱信號(hào)的處理和非標(biāo)信號(hào)處理方面都做了很大的改進(jìn)，從而滿足了中國(guó)市場(chǎng)的特殊需求。

TVP5150在正常工作時(shí)的功耗僅為115 MW。它的尺寸極小，只有小拇指間那么大，并具有極小尺寸的32引腳超薄四方扁平封裝（TQFP）。在便攜產(chǎn)品應(yīng)用上占了很大的優(yōu)勢(shì)。通過使用單一14.31818 MHz晶振就能夠?qū)TSC，PAL，SECAM制式視頻信號(hào)進(jìn)行解碼，輸出數(shù)字?jǐn)?shù)據(jù)。在系統(tǒng)中， TVP5150經(jīng)過FPGA的配置，將從前級(jí)得到的PAL制式的模擬視頻信號(hào)轉(zhuǎn)換為8bit的4∶2∶2的視頻數(shù)據(jù)，并發(fā)送到FPGA的數(shù)據(jù)口。

3 I2C總線

I2C總線是一種兩線式串行總線，可發(fā)送和接收數(shù)據(jù)，用于連接微控制器及其外圍設(shè)備，由數(shù)據(jù)線SDA和時(shí)鐘線SCL構(gòu)成，具有雙向傳輸、多主控接口標(biāo)準(zhǔn)，同時(shí)具有總線仲裁機(jī)制。串行的8位雙向數(shù)據(jù)傳輸位速率在標(biāo)準(zhǔn)模式下可達(dá)100 kbit/s。在I2C總線上，主控件運(yùn)用指令對(duì)各功能器件進(jìn)行控制。各種被控制器件均并聯(lián)在這條總線上。連接在總線上的每個(gè)器件都有一個(gè)地址可以作為識(shí)別，并且這個(gè)地址是唯一的，不會(huì)發(fā)生重復(fù)。而且都每個(gè)器件都可以作為一個(gè)發(fā)送器或接收器，這是由這個(gè)器件的功能決定的。I2C總線的可以有多個(gè)主控的特點(diǎn)，使得在同一時(shí)間有多于一個(gè)主機(jī)嘗試控制主線。如果真的由多于一個(gè)主機(jī)控制了主線，傳輸?shù)臄?shù)據(jù)肯定會(huì)遭到破壞，而I2C總線的仲裁機(jī)制很好的解決了這個(gè)問題，它可以控制在有多個(gè)主機(jī)同時(shí)嘗試控制總線時(shí)，只允許其中一個(gè)控制總線并使傳輸不被破壞。

I2C起始和停止條件及數(shù)據(jù)傳輸有效性如圖1所示，SCL和SDA兩條信號(hào)線。當(dāng)SCL線為高電平時(shí)，SDA線由高電平轉(zhuǎn)換到低電平，這個(gè)是數(shù)據(jù)傳輸?shù)钠鹗紬l件；當(dāng)SCL線為高電平時(shí)，SDA線由低電平轉(zhuǎn)換到高電平，這個(gè)是數(shù)據(jù)傳輸?shù)耐Ｖ箺l件。

在傳輸數(shù)據(jù)的過程中，SDA線必須在時(shí)鐘的高電平周期保持穩(wěn)定，SDA的高或低電平狀態(tài)只有在SCL線的時(shí)鐘信號(hào)是低電平時(shí)才能改變。

4 TVP5150的配置

TVP5150是由FPGA芯片通過I2C總線標(biāo)準(zhǔn)來配置完成的，它的數(shù)據(jù)線SDA和時(shí)鐘線SCL與FPGA芯片的I/O接口相連。因?yàn)門VP5150的內(nèi)部寄存器中的默認(rèn)值有一部分不滿足硬件的設(shè)計(jì)需求，所以需要對(duì)寄存器重新進(jìn)行設(shè)置。在FPGA中使用Verilog語言構(gòu)建I2C總線控制器，TVP5150通過接收FPGA的這些數(shù)據(jù)完成相關(guān)的寄存器的設(shè)置，從而使TVP5150達(dá)到能進(jìn)行視頻解碼的要求。

FPGA在配置TVP5150的過程中只作為主機(jī)發(fā)送數(shù)據(jù)，而TVP5150只作為從機(jī)接收數(shù)據(jù)。配置過程又分為TVP5150的讀和TVP5150的寫。

當(dāng)FPGA要讀取當(dāng)前TVP5150的狀態(tài)時(shí)，需通過I2C總線啟動(dòng)對(duì)TVP5150的寄存器的一個(gè)讀操作。讀操作分兩部分進(jìn)行：首先由FPGA向TVP5150寫入要讀取的寄存器的地址，然后由FPGA向TVP5150發(fā)送讀取寄存器數(shù)據(jù)的命令。

5 結(jié)語

該文介紹了基于FPGA通過I2C總線發(fā)送地址和數(shù)據(jù)，達(dá)到配置視頻解碼芯片TVP5150的目的，最終得到符合ITU-R BT。656標(biāo)準(zhǔn)的數(shù)字信號(hào)。I2C總線只有兩條數(shù)據(jù)線的特點(diǎn)，使得在FPGA中容易實(shí)現(xiàn)。而TVP5150的快速和經(jīng)濟(jì)的特點(diǎn)，使得整個(gè)模塊具有更高的性價(jià)比，在圖像處理方面一定會(huì)得到廣泛的應(yīng)用。

參考文獻(xiàn)

[1] 何立民.I2C總線應(yīng)用系統(tǒng)設(shè)計(jì)[M].北京：北京航空航天大學(xué)出版社，1995.

[2] TVP5150 Ultralow-Power NTSC/PAL Video Decoder.Data Sheet.TI 2006.

[3] 蔣陳銘，史小軍.基于TVP5150的低功耗視頻解碼模塊[J].電子工程師2008，34（4）.endprint