方明志　佘世剛　周毅　馬沛

摘 要： 為了滿足現(xiàn)代通信中對高頻率高質(zhì)量本振源的需求，采用時間常數(shù)與有源環(huán)路濾波器各元件值的關系，設計不同階環(huán)路濾波器，并對所設計環(huán)路濾波器構成的鎖相環(huán)做了ADS仿真實驗；研究了不同階有源濾波器構成的鎖相環(huán)對參考雜散的抑制效果；發(fā)現(xiàn)50 kHz環(huán)路帶寬一、二階有源濾波器構成的鎖相環(huán)對特定頻偏點參考雜散抑制分別為34.09 dB與45.64 dB，100 kHz環(huán)路帶寬三、四階有源濾波器構成的鎖相環(huán)對特定頻偏點參考雜散抑制分別為51.77 dB與58.37 dB；結果表明高階鎖相環(huán)能在更寬環(huán)路帶寬下對參考雜散有更好的抑制效果。

關鍵詞： 有源環(huán)路濾波器； 高階鎖相環(huán)； 參考雜散； ADS仿真

中圖分類號： TN91?34 文獻標識碼： A 文章編號： 1004?373X（2014）09?0073?04

0 引 言

鎖相環(huán)技術是產(chǎn)生頻率源最常用的一種頻率合成技術。它利用低頻信號，生成高頻信號，在空間通信、雷達測量、遙測遙控、無線電定位、衛(wèi)星導航和數(shù)字通信等先進的電子系統(tǒng)中應用廣泛。雜散是鎖相環(huán)輸出信號的重要設計指標，雜散抑制的好壞直接決定相關工程項目性能的優(yōu)劣。本文設計研究了不同階鎖相環(huán)對參考雜散的影響，得出一般性結論。

1 鎖相環(huán)原理

鎖相環(huán)是以消除頻率誤差為目的的反饋控制電路，其基本原理為：鎖相環(huán)對高穩(wěn)定度的參考振蕩器鎖定，環(huán)內(nèi)串接可編程控制的分頻器，通過程序改變分頻器的分頻比[N，]得到[N]倍參考頻率的穩(wěn)定輸出信號，基本結構如圖1所示。

圖1 鎖相環(huán)基本結構

鎖相環(huán)利用相位誤差消除頻率誤差，當電路達到平衡狀態(tài)時，雖然有剩余相位誤差存在，但是頻率誤差可以降低到零，實現(xiàn)無頻率誤差的頻率跟蹤和相位跟蹤，根據(jù)系統(tǒng)設計的不同，可以跟蹤瞬時相位，也可以跟蹤平均相位。鎖相環(huán)能較好過濾噪聲，具有鎖定時無頻差、窄帶跟蹤特性與調(diào)制跟蹤特性好、易于集成化等優(yōu)點，在頻率合成中擁有無法替代的重要地位。

2 常用環(huán)路濾波器設計

本文鎖相環(huán)設計基于鑒相芯片PE3236，其兩路輸出分別為正脈沖與負脈沖，應采用有源環(huán)路濾波器。環(huán)路濾波器設計是鎖相環(huán)設計中影響整體性能的關鍵環(huán)節(jié)，其階數(shù)、環(huán)路帶寬與相位裕度是重要參數(shù)。為使系統(tǒng)穩(wěn)定，一般要求環(huán)路相位裕度達到45°以上。常用有源環(huán)路濾波器的結構上下對稱，故下文所述濾波器元件值均有下述關系：

[R1，=R2，R3=R4，R5=R6，C1=C2，C3=C4，C5=C6]

壓控振蕩器（VCO）在鎖相環(huán)中起了一個積分作用，故鎖相環(huán)階數(shù)等于濾波器階數(shù)加1。

2.1 一階有源環(huán)路濾波器設計

一階有源環(huán)路濾波器是一個比例積分電路，如圖2所示，計算其傳遞函數(shù)為：

[F（s）=-1+sτ2sτ1] （1）

式中：[τ]為時間常數(shù)：[τ1=R1C1，τ2=R3C1。]

固有頻率[ωn]與阻尼系數(shù)[ζ]是此濾波器構成的二階鎖相環(huán)中最常用的一組參數(shù)，其與鎖相環(huán)傳遞函數(shù)系數(shù)和時間常數(shù)關系為：

[ωn=KdKoNτ1， ζ=τ22KdKoNτ2=τ2ωn2]

式中：[Kd]是鑒相器增益；[Ko]是壓控振蕩器增益；[N]是分頻系數(shù)。

圖2 一階有源環(huán)路濾波器

[ωn]與環(huán)路帶寬成比例關系，常被用作二階環(huán)路帶寬的粗略衡量；[ζ]的典型值在0.5～2之間，而0.707是最常用的值[1]。根據(jù)環(huán)路帶寬與阻尼系數(shù)，可計算得濾波器中各元件值。

一階有源環(huán)路濾波器與VCO相位差最大均為90°，系統(tǒng)不可能達到理想情況時的最大相位差180°，故二階鎖相環(huán)為無條件穩(wěn)定系統(tǒng)。

2.2 二階有源環(huán)路濾波器設計

圖3所示為一種常用二階有源環(huán)路濾波器。在一階有源環(huán)路濾波器前增加一組RC低通濾波器，可以減少不適合作為運算放大器輸入的高頻信號，有利于防止混入噪聲，增加對雜散的抑制。電路中增加一個電容，給系統(tǒng)帶來了-90°的相移，設計時應考慮其構成的三階鎖相環(huán)系統(tǒng)穩(wěn)定性。計算得二階有源環(huán)路濾波器傳遞函數(shù)為：[F（s）=-R5C3s+1R1R3s2C3C1+（R1+R3）C3s=-sτ2+1sτ3（sτ1+1）] （2）

式中：[τ1=R1R3R1+R3C1，τ2=R5C3，τ3=（R1+R3）C3。]

圖3 二階有源環(huán)路濾波器

輸入的噪聲電流經(jīng)過前置電阻，會產(chǎn)生噪聲電壓，經(jīng)過運放放大后會惡化系統(tǒng)噪聲。設計濾波器時，盡量使[R1，R3]小，一般假定[R1，R3]的值在幾百歐以內(nèi)。

將式（2）代入鎖相環(huán)可計算開環(huán)增益為：

[G（s）=KdKoNsF（s）=-KdKoNs?sτ2+1sτ3（sτ1+1）] （3）

由式（3）可得出開環(huán)增益的相位裕度，令其為[φ（s）。]

開環(huán)增益幅值在環(huán)路帶寬[ωc]處滿足[G（s）s=jωc=1，]相位裕度在環(huán)路帶寬[ωc]處導數(shù)為0，即[φ（s）′s=jωc=0，]且[φ（s）]在[s=jωc]處應是45°以上的設定值。聯(lián)立對應關系式，可以計算出濾波器中各時間常數(shù)與各元件值。

2.3 三階與四階環(huán)路濾波器設計

圖4為常用的三階與四階有源環(huán)路濾波器，每增加一個電容相當于增加了系統(tǒng)傳遞函數(shù)的一個極點，使其具有更陡峭的截止特性，然而設計卻更加復雜困難，尤其是系統(tǒng)穩(wěn)定性。四階有源濾波器，是在三階有源濾波器后串聯(lián)一組RC低通濾波器，能有效減小系統(tǒng)紋波，降低前級運放輸出的系統(tǒng)雜散。三階與四階有源環(huán)路濾波器的設計原理相同，僅傳遞函數(shù)有所簡化。

計算四階有源環(huán)路濾波器傳遞函數(shù)：

[F（s）=-1+sR5（C3+C5）sR3C3（1+sR5C5）（1+sR1C1）（1+sR7C7）=-1+sτ2sA0（1+sτ1）（1+sτ3）（1+sτ4）] （4）

濾波器相位冗余：[?=tan-1γωcτ1（1+τ31+τ41）-tan-1（ωcτ1）-tan-1（ωcτ1τ31）-tan-1（ωcτ1τ31τ41）] （5）

圖4 三階與四階環(huán)路濾波器

開環(huán)系統(tǒng)的相位裕度：

[φ（s）=180+tan-1（ωcτ2）-tan-1（ωcτ1）-tan-1（ωcτ31）-tan-1（ωcτ41）] （6）

式中：[A0=R3C3；τ1=R1C1，τ2=R5（C3+C5），τ3=R5C5，τ4=][R7C7；][ωc]為環(huán)路帶寬；[τ31=τ3τ1，][τ41=τ4τ1。][γ]是優(yōu)化因子[2]，一般取[τ31=2.5，][τ31=0.4，][γ=1。]

聯(lián)立上面相關等式并結合相位條件，可以分別計算出時間常數(shù)。

將式（4）代入鎖相環(huán)系統(tǒng)得開環(huán)增益為：

[G（s）=KdKoNsF（s）=-KdKoNs?1+sτ2sA0（1+sτ1）（1+sτ3）（1+sτ4）] （7）

使[G（s）s=jωc=1]可得：

[A0=kdkoNω2c?1+ω2cτ22（1+ω2cτ21）（1+ω2cτ23）（1+ω2cτ24）]

設計三階環(huán)路濾波器時，上述各式中[τ4=τ41=0。]

根據(jù)計算所得時間常數(shù)[τ1，τ3，τ4]與[A0，]結合時間常數(shù)與環(huán)路濾波器中各阻容值的關系，可計算出電路中各元件具體值。

壓控振蕩器存在輸入電容，為了減少輸入電容對環(huán)路濾波器性能的影響，[C7]的值應該至少是VCO輸入電容值的4倍，同時VCO輸入電容也影響著[C5]的取值。通常情況下，若三階有源濾波器相位裕度足夠大，可在其后串聯(lián)RC低通濾波器構成四階形式，調(diào)節(jié)[R、][C]的取值，在系統(tǒng)穩(wěn)定條件下以犧牲相位裕度來換取濾波器階數(shù)的增加，提高濾波效果。

3 ADS雜散仿真

寄生雜散是鎖相環(huán)性能的一個重要指標。采用PFD作鑒相器，理論狀態(tài)下，系統(tǒng)鎖定輸出為0狀態(tài)。然而，實際工作情況下，PFD會輸出矯正脈沖，矯正脈沖周期性變化，正負脈沖交替出現(xiàn)。環(huán)路濾波器只能對矯正脈沖作有限抑制而非完全消除，故VCO的控制電壓必然出現(xiàn)紋波，這些控制電壓紋波調(diào)制VCO后會在載頻兩邊出現(xiàn)寄生邊帶，形成參考雜散，這種雜散出現(xiàn)在距離鎖相環(huán)輸出中心頻率頻偏整數(shù)倍的鑒相頻率處。

為了抑制參考雜散，通常選擇環(huán)路帶寬遠遠小于鑒相頻率。然而，一階環(huán)路濾波器在高頻處增益為固定值，沒有繼續(xù)向下滾降，低的參考頻率并沒有帶來預期中的效果[3]。濾波器每增加一階，在高頻處滾降斜率均疊加-20 dB/dec。二階、三階、四階低通濾波器在高頻處滾降斜率分別為-20 dB/dec，-40 dB/dec，-60 dB/dec，能更好的抑制帶外雜散。

依據(jù)上述濾波器設計方法，結合相關工具，設計下列4個濾波器，依次命名為LPF1，LPF2，LPF3，LPF4，各元件參數(shù)見表1。LPF1與LPF2環(huán)路帶寬為50 kHz，LPF2與LPF3環(huán)路帶寬為100 kHz，相位裕度均在50°以上，滿足系統(tǒng)穩(wěn)定性條件。

根據(jù)鑒相器芯片PE3236和VCO數(shù)據(jù)手冊，鑒相器增益[Kd=0.43] V/rad，VCO調(diào)諧靈敏度[Ko=5] MHz/V，設定鑒相頻率為1 MHz，分頻系數(shù)為320。圖5中（a）～（d）依次為上述四種濾波器構成鎖相環(huán)的ADS仿真結果，包含開、閉環(huán)系統(tǒng)增益的頻率響應曲線、指定點（第1個紅框，定為2 MHz處）雜散抑制的精確值（第2個紅框）與相位裕度值（第3個紅框）。

圖5中相位裕度為53.592°、環(huán)路帶寬為50 kHz的（a）型二階鎖相環(huán)，對2 MHz處雜散抑制是34.09 dB；相位裕度為54.230°、環(huán)路帶寬為50 kHz的（b）型三階鎖相環(huán)，對2 MHz處雜散抑制是45.64 dB；相位裕度為55.602°、環(huán)路帶寬為100 kHz的（c）型四階鎖相環(huán)，對2 MHz處雜散抑制是51.77 dB；相位裕度為50.218°、環(huán)路帶寬為100 kHz的（d）型五階鎖相環(huán)，對2 MHz處雜散抑制是58.37 dB。分別對比（a）與（b）、（c）與（d），表明相同帶寬時，高階有源濾波器構成的鎖相環(huán)對參考雜散抑制更好；對比（a）和（c），表明高階有源濾波器構成的鎖相環(huán)能在更寬環(huán)路帶寬下，對參考雜散有更好的抑制效果。對比圖5中各頻率響應曲線5 MHz處增益的大小，結果表明，濾波器階數(shù)越高，構成的鎖相環(huán)階數(shù)越高，在越高的頻率處滾降速率越快，對高頻率處雜散抑制越好。

4 結 論

在當今雷達系統(tǒng)和數(shù)字通信等先進的電子系統(tǒng)中，使用鎖相環(huán)產(chǎn)生高頻率高質(zhì)量的本振信號起著關鍵性的作用。

本文簡述了鎖相環(huán)基本原理，詳述了各階有源環(huán)路濾波器的設計方法，設計了不同階鎖相環(huán)，對常用各階有源環(huán)路濾波器構成的鎖相環(huán)設計具有現(xiàn)實指導意義。最后采用ADS軟件對鎖相環(huán)系統(tǒng)參考雜散進行仿真，結果表明，高階鎖相環(huán)能在更寬環(huán)路帶寬下，產(chǎn)生低參考雜散的頻率信號，在雜散指標要求高的頻率合成器中有廣闊的應用前景。

參考文獻

[1] GARDNER F M.鎖相環(huán)技術[M].北京：人民郵電出版社，2007.

[2] BANERJEE Dean. PLL performance， simulation and design [M]. 4th Edition. [S.l.]. [s.n.]， 2006.

[3] 胡驥，王宇光，文連國，等.高階鎖相環(huán)系統(tǒng)的設計與仿真[J].通信對抗，2009（2）：53?56.

[4] 鄧茜，王玫，李加升.一種實用的5階電荷泵鎖相環(huán)性能分析與設計仿真[J].計算機工程與科學，2009，31（8）：144?146.

[5] 耿波，高玉良，管亮中.降低電荷泵鎖相環(huán)頻率合成器的雜散分析[J].空軍雷達學院學報，2011，25（3）：196?198.

[6] 金玉琳，佘世剛，周毅，等.鎖相環(huán)環(huán)路濾波器噪聲特性分析與仿真[J].現(xiàn)代電子技術，2011，34（21）：193?195.

計算四階有源環(huán)路濾波器傳遞函數(shù)：

[F（s）=-1+sR5（C3+C5）sR3C3（1+sR5C5）（1+sR1C1）（1+sR7C7）=-1+sτ2sA0（1+sτ1）（1+sτ3）（1+sτ4）] （4）

濾波器相位冗余：[?=tan-1γωcτ1（1+τ31+τ41）-tan-1（ωcτ1）-tan-1（ωcτ1τ31）-tan-1（ωcτ1τ31τ41）] （5）

圖4 三階與四階環(huán)路濾波器

開環(huán)系統(tǒng)的相位裕度：

[φ（s）=180+tan-1（ωcτ2）-tan-1（ωcτ1）-tan-1（ωcτ31）-tan-1（ωcτ41）] （6）

式中：[A0=R3C3；τ1=R1C1，τ2=R5（C3+C5），τ3=R5C5，τ4=][R7C7；][ωc]為環(huán)路帶寬；[τ31=τ3τ1，][τ41=τ4τ1。][γ]是優(yōu)化因子[2]，一般取[τ31=2.5，][τ31=0.4，][γ=1。]

聯(lián)立上面相關等式并結合相位條件，可以分別計算出時間常數(shù)。

將式（4）代入鎖相環(huán)系統(tǒng)得開環(huán)增益為：

[G（s）=KdKoNsF（s）=-KdKoNs?1+sτ2sA0（1+sτ1）（1+sτ3）（1+sτ4）] （7）

使[G（s）s=jωc=1]可得：

[A0=kdkoNω2c?1+ω2cτ22（1+ω2cτ21）（1+ω2cτ23）（1+ω2cτ24）]

設計三階環(huán)路濾波器時，上述各式中[τ4=τ41=0。]

根據(jù)計算所得時間常數(shù)[τ1，τ3，τ4]與[A0，]結合時間常數(shù)與環(huán)路濾波器中各阻容值的關系，可計算出電路中各元件具體值。

壓控振蕩器存在輸入電容，為了減少輸入電容對環(huán)路濾波器性能的影響，[C7]的值應該至少是VCO輸入電容值的4倍，同時VCO輸入電容也影響著[C5]的取值。通常情況下，若三階有源濾波器相位裕度足夠大，可在其后串聯(lián)RC低通濾波器構成四階形式，調(diào)節(jié)[R、][C]的取值，在系統(tǒng)穩(wěn)定條件下以犧牲相位裕度來換取濾波器階數(shù)的增加，提高濾波效果。

3 ADS雜散仿真

寄生雜散是鎖相環(huán)性能的一個重要指標。采用PFD作鑒相器，理論狀態(tài)下，系統(tǒng)鎖定輸出為0狀態(tài)。然而，實際工作情況下，PFD會輸出矯正脈沖，矯正脈沖周期性變化，正負脈沖交替出現(xiàn)。環(huán)路濾波器只能對矯正脈沖作有限抑制而非完全消除，故VCO的控制電壓必然出現(xiàn)紋波，這些控制電壓紋波調(diào)制VCO后會在載頻兩邊出現(xiàn)寄生邊帶，形成參考雜散，這種雜散出現(xiàn)在距離鎖相環(huán)輸出中心頻率頻偏整數(shù)倍的鑒相頻率處。

為了抑制參考雜散，通常選擇環(huán)路帶寬遠遠小于鑒相頻率。然而，一階環(huán)路濾波器在高頻處增益為固定值，沒有繼續(xù)向下滾降，低的參考頻率并沒有帶來預期中的效果[3]。濾波器每增加一階，在高頻處滾降斜率均疊加-20 dB/dec。二階、三階、四階低通濾波器在高頻處滾降斜率分別為-20 dB/dec，-40 dB/dec，-60 dB/dec，能更好的抑制帶外雜散。

依據(jù)上述濾波器設計方法，結合相關工具，設計下列4個濾波器，依次命名為LPF1，LPF2，LPF3，LPF4，各元件參數(shù)見表1。LPF1與LPF2環(huán)路帶寬為50 kHz，LPF2與LPF3環(huán)路帶寬為100 kHz，相位裕度均在50°以上，滿足系統(tǒng)穩(wěn)定性條件。

根據(jù)鑒相器芯片PE3236和VCO數(shù)據(jù)手冊，鑒相器增益[Kd=0.43] V/rad，VCO調(diào)諧靈敏度[Ko=5] MHz/V，設定鑒相頻率為1 MHz，分頻系數(shù)為320。圖5中（a）～（d）依次為上述四種濾波器構成鎖相環(huán)的ADS仿真結果，包含開、閉環(huán)系統(tǒng)增益的頻率響應曲線、指定點（第1個紅框，定為2 MHz處）雜散抑制的精確值（第2個紅框）與相位裕度值（第3個紅框）。

圖5中相位裕度為53.592°、環(huán)路帶寬為50 kHz的（a）型二階鎖相環(huán)，對2 MHz處雜散抑制是34.09 dB；相位裕度為54.230°、環(huán)路帶寬為50 kHz的（b）型三階鎖相環(huán)，對2 MHz處雜散抑制是45.64 dB；相位裕度為55.602°、環(huán)路帶寬為100 kHz的（c）型四階鎖相環(huán)，對2 MHz處雜散抑制是51.77 dB；相位裕度為50.218°、環(huán)路帶寬為100 kHz的（d）型五階鎖相環(huán)，對2 MHz處雜散抑制是58.37 dB。分別對比（a）與（b）、（c）與（d），表明相同帶寬時，高階有源濾波器構成的鎖相環(huán)對參考雜散抑制更好；對比（a）和（c），表明高階有源濾波器構成的鎖相環(huán)能在更寬環(huán)路帶寬下，對參考雜散有更好的抑制效果。對比圖5中各頻率響應曲線5 MHz處增益的大小，結果表明，濾波器階數(shù)越高，構成的鎖相環(huán)階數(shù)越高，在越高的頻率處滾降速率越快，對高頻率處雜散抑制越好。

4 結 論

在當今雷達系統(tǒng)和數(shù)字通信等先進的電子系統(tǒng)中，使用鎖相環(huán)產(chǎn)生高頻率高質(zhì)量的本振信號起著關鍵性的作用。

本文簡述了鎖相環(huán)基本原理，詳述了各階有源環(huán)路濾波器的設計方法，設計了不同階鎖相環(huán)，對常用各階有源環(huán)路濾波器構成的鎖相環(huán)設計具有現(xiàn)實指導意義。最后采用ADS軟件對鎖相環(huán)系統(tǒng)參考雜散進行仿真，結果表明，高階鎖相環(huán)能在更寬環(huán)路帶寬下，產(chǎn)生低參考雜散的頻率信號，在雜散指標要求高的頻率合成器中有廣闊的應用前景。

參考文獻

[1] GARDNER F M.鎖相環(huán)技術[M].北京：人民郵電出版社，2007.

[2] BANERJEE Dean. PLL performance， simulation and design [M]. 4th Edition. [S.l.]. [s.n.]， 2006.

[3] 胡驥，王宇光，文連國，等.高階鎖相環(huán)系統(tǒng)的設計與仿真[J].通信對抗，2009（2）：53?56.

[4] 鄧茜，王玫，李加升.一種實用的5階電荷泵鎖相環(huán)性能分析與設計仿真[J].計算機工程與科學，2009，31（8）：144?146.

[5] 耿波，高玉良，管亮中.降低電荷泵鎖相環(huán)頻率合成器的雜散分析[J].空軍雷達學院學報，2011，25（3）：196?198.

[6] 金玉琳，佘世剛，周毅，等.鎖相環(huán)環(huán)路濾波器噪聲特性分析與仿真[J].現(xiàn)代電子技術，2011，34（21）：193?195.

計算四階有源環(huán)路濾波器傳遞函數(shù)：

[F（s）=-1+sR5（C3+C5）sR3C3（1+sR5C5）（1+sR1C1）（1+sR7C7）=-1+sτ2sA0（1+sτ1）（1+sτ3）（1+sτ4）] （4）

濾波器相位冗余：[?=tan-1γωcτ1（1+τ31+τ41）-tan-1（ωcτ1）-tan-1（ωcτ1τ31）-tan-1（ωcτ1τ31τ41）] （5）

圖4 三階與四階環(huán)路濾波器

開環(huán)系統(tǒng)的相位裕度：

[φ（s）=180+tan-1（ωcτ2）-tan-1（ωcτ1）-tan-1（ωcτ31）-tan-1（ωcτ41）] （6）

式中：[A0=R3C3；τ1=R1C1，τ2=R5（C3+C5），τ3=R5C5，τ4=][R7C7；][ωc]為環(huán)路帶寬；[τ31=τ3τ1，][τ41=τ4τ1。][γ]是優(yōu)化因子[2]，一般取[τ31=2.5，][τ31=0.4，][γ=1。]

聯(lián)立上面相關等式并結合相位條件，可以分別計算出時間常數(shù)。

將式（4）代入鎖相環(huán)系統(tǒng)得開環(huán)增益為：

[G（s）=KdKoNsF（s）=-KdKoNs?1+sτ2sA0（1+sτ1）（1+sτ3）（1+sτ4）] （7）

使[G（s）s=jωc=1]可得：

[A0=kdkoNω2c?1+ω2cτ22（1+ω2cτ21）（1+ω2cτ23）（1+ω2cτ24）]

設計三階環(huán)路濾波器時，上述各式中[τ4=τ41=0。]

根據(jù)計算所得時間常數(shù)[τ1，τ3，τ4]與[A0，]結合時間常數(shù)與環(huán)路濾波器中各阻容值的關系，可計算出電路中各元件具體值。

壓控振蕩器存在輸入電容，為了減少輸入電容對環(huán)路濾波器性能的影響，[C7]的值應該至少是VCO輸入電容值的4倍，同時VCO輸入電容也影響著[C5]的取值。通常情況下，若三階有源濾波器相位裕度足夠大，可在其后串聯(lián)RC低通濾波器構成四階形式，調(diào)節(jié)[R、][C]的取值，在系統(tǒng)穩(wěn)定條件下以犧牲相位裕度來換取濾波器階數(shù)的增加，提高濾波效果。

3 ADS雜散仿真

寄生雜散是鎖相環(huán)性能的一個重要指標。采用PFD作鑒相器，理論狀態(tài)下，系統(tǒng)鎖定輸出為0狀態(tài)。然而，實際工作情況下，PFD會輸出矯正脈沖，矯正脈沖周期性變化，正負脈沖交替出現(xiàn)。環(huán)路濾波器只能對矯正脈沖作有限抑制而非完全消除，故VCO的控制電壓必然出現(xiàn)紋波，這些控制電壓紋波調(diào)制VCO后會在載頻兩邊出現(xiàn)寄生邊帶，形成參考雜散，這種雜散出現(xiàn)在距離鎖相環(huán)輸出中心頻率頻偏整數(shù)倍的鑒相頻率處。

為了抑制參考雜散，通常選擇環(huán)路帶寬遠遠小于鑒相頻率。然而，一階環(huán)路濾波器在高頻處增益為固定值，沒有繼續(xù)向下滾降，低的參考頻率并沒有帶來預期中的效果[3]。濾波器每增加一階，在高頻處滾降斜率均疊加-20 dB/dec。二階、三階、四階低通濾波器在高頻處滾降斜率分別為-20 dB/dec，-40 dB/dec，-60 dB/dec，能更好的抑制帶外雜散。

依據(jù)上述濾波器設計方法，結合相關工具，設計下列4個濾波器，依次命名為LPF1，LPF2，LPF3，LPF4，各元件參數(shù)見表1。LPF1與LPF2環(huán)路帶寬為50 kHz，LPF2與LPF3環(huán)路帶寬為100 kHz，相位裕度均在50°以上，滿足系統(tǒng)穩(wěn)定性條件。

根據(jù)鑒相器芯片PE3236和VCO數(shù)據(jù)手冊，鑒相器增益[Kd=0.43] V/rad，VCO調(diào)諧靈敏度[Ko=5] MHz/V，設定鑒相頻率為1 MHz，分頻系數(shù)為320。圖5中（a）～（d）依次為上述四種濾波器構成鎖相環(huán)的ADS仿真結果，包含開、閉環(huán)系統(tǒng)增益的頻率響應曲線、指定點（第1個紅框，定為2 MHz處）雜散抑制的精確值（第2個紅框）與相位裕度值（第3個紅框）。

圖5中相位裕度為53.592°、環(huán)路帶寬為50 kHz的（a）型二階鎖相環(huán)，對2 MHz處雜散抑制是34.09 dB；相位裕度為54.230°、環(huán)路帶寬為50 kHz的（b）型三階鎖相環(huán)，對2 MHz處雜散抑制是45.64 dB；相位裕度為55.602°、環(huán)路帶寬為100 kHz的（c）型四階鎖相環(huán)，對2 MHz處雜散抑制是51.77 dB；相位裕度為50.218°、環(huán)路帶寬為100 kHz的（d）型五階鎖相環(huán)，對2 MHz處雜散抑制是58.37 dB。分別對比（a）與（b）、（c）與（d），表明相同帶寬時，高階有源濾波器構成的鎖相環(huán)對參考雜散抑制更好；對比（a）和（c），表明高階有源濾波器構成的鎖相環(huán)能在更寬環(huán)路帶寬下，對參考雜散有更好的抑制效果。對比圖5中各頻率響應曲線5 MHz處增益的大小，結果表明，濾波器階數(shù)越高，構成的鎖相環(huán)階數(shù)越高，在越高的頻率處滾降速率越快，對高頻率處雜散抑制越好。

4 結 論

在當今雷達系統(tǒng)和數(shù)字通信等先進的電子系統(tǒng)中，使用鎖相環(huán)產(chǎn)生高頻率高質(zhì)量的本振信號起著關鍵性的作用。

本文簡述了鎖相環(huán)基本原理，詳述了各階有源環(huán)路濾波器的設計方法，設計了不同階鎖相環(huán)，對常用各階有源環(huán)路濾波器構成的鎖相環(huán)設計具有現(xiàn)實指導意義。最后采用ADS軟件對鎖相環(huán)系統(tǒng)參考雜散進行仿真，結果表明，高階鎖相環(huán)能在更寬環(huán)路帶寬下，產(chǎn)生低參考雜散的頻率信號，在雜散指標要求高的頻率合成器中有廣闊的應用前景。

參考文獻

[1] GARDNER F M.鎖相環(huán)技術[M].北京：人民郵電出版社，2007.

[2] BANERJEE Dean. PLL performance， simulation and design [M]. 4th Edition. [S.l.]. [s.n.]， 2006.

[3] 胡驥，王宇光，文連國，等.高階鎖相環(huán)系統(tǒng)的設計與仿真[J].通信對抗，2009（2）：53?56.

[4] 鄧茜，王玫，李加升.一種實用的5階電荷泵鎖相環(huán)性能分析與設計仿真[J].計算機工程與科學，2009，31（8）：144?146.

[5] 耿波，高玉良，管亮中.降低電荷泵鎖相環(huán)頻率合成器的雜散分析[J].空軍雷達學院學報，2011，25（3）：196?198.

[6] 金玉琳，佘世剛，周毅，等.鎖相環(huán)環(huán)路濾波器噪聲特性分析與仿真[J].現(xiàn)代電子技術，2011，34（21）：193?195.