劉勇

摘 要： 針對(duì)傳統(tǒng)硅襯底介質(zhì)損耗大的現(xiàn)象，通過軟件電磁仿真手段分析不同電阻率硅襯底上微帶線的傳輸特性，系統(tǒng)研究電阻率變化對(duì)硅襯底微波傳輸特性的影響，并與基于MEMS三維加工的低阻硅襯底進(jìn)行比較。在30 GHz頻率范圍內(nèi)，當(dāng)硅襯底電阻率從10 Ω·cm提升至4 000 Ω·cm時(shí)，微帶線插入損耗從20 dB/cm降低至0.6 dB/cm。電阻率大于100 Ω·cm的高阻硅襯底微波傳輸特性優(yōu)于帶MEMS空腔的10 Ω·cm低阻硅襯底。結(jié)果表明提升電阻率可有效降低硅襯底微波傳輸損耗，結(jié)合低成本成熟工藝等優(yōu)點(diǎn)，高阻硅襯底具有廣闊的微波集成應(yīng)用前景。

關(guān)鍵詞： 電阻率； 硅襯底； 微帶線； 插入損耗

中圖分類號(hào)： TN710?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2014）12?0049?03

Abstract： In consideration of the phenomenon that the dielectric loss of common Si?substrate is high， the microwave transmission characteristics of microstrip line on Si?substrate with different resistivity is investigated based on EM simulation software. The effect of resistivity on microwave transmission property of Si?substrate is systematically researched. The Si?substrate is compared with the low resistivity Si?substrate fabricated by MEMS 3D machining method. In 30 GHz period， the insertion loss of microstrip line is reduced from 20 dB/cm to 0.6 dB/cm while the resistivity of the Si?substrate is raised from 10 Ω/cm to 4000 Ω/cm The microwave transmission characteristics of the Si?substrate with resistivity higher than 100Ω·cm is better than that of the 10 Ω·cm Si?substrate with a MEMS cavity. The results show that microwave transmission loss of the Si?substrate can be effectively reduced by raising resistivity. With advantages including low cost and mature technology， high resistivity Si?substrate will have a wide prospect in microwave integration and application.

Keywords： resistivity； Si?substrate； microstrip line； insertion loss； 10 Ω/cm to 4000 Ω/cm

0 引 言

微波襯底作為微波組件的骨架結(jié)構(gòu)，在具備機(jī)械支撐功能的同時(shí)實(shí)現(xiàn)內(nèi)部電氣互連及通道散熱[1?2]。以多芯片組件（MCM）為例，通過將多個(gè)芯片高密度組裝在互連襯底上，實(shí)現(xiàn)一個(gè)專用電子產(chǎn)品，按照襯底材料可分為MCM?L、MCM?C、MCM?D等[3]。其中，MCM?L以多層有機(jī)材料作為襯底，MCM?C采用厚膜工藝以陶瓷作為襯底，MCM?D采用薄膜工藝以陶瓷、玻璃、硅等作為襯底。襯底的微波傳輸特性直接影響微波組件整體電學(xué)性能。

硅材料的熱導(dǎo)率高、加工工藝成熟，具有精度高、成本低且易與其他半導(dǎo)體器件集成等優(yōu)點(diǎn)，可結(jié)合MCM?D工藝實(shí)現(xiàn)SIP，應(yīng)用前景良好[4]。因此，迫切希望能夠采用硅襯底制作高性能微波組件。硅常規(guī)工藝采用的襯底材料電阻率較低（1～10 Ω·cm），在微波頻段存在較大的介質(zhì)損耗。近年來，隨著單晶硅制備工藝的進(jìn)步，可以通過區(qū)熔法或外延工藝獲得高阻硅晶圓[5]。

硅片表面熱氧化生成SiO2鈍化層，有利于降低襯底介質(zhì)損耗，進(jìn)一步改善襯底微波傳輸特性[6]。然而另有研究表明微波傳輸線下方Si/SiO2系統(tǒng)存在電荷，主要包括氧化層固定正電荷、氧化層可動(dòng)電荷、Si/SiO2之間的界面態(tài)以及電離陷阱等，從而導(dǎo)致襯底上面的傳輸線損耗增加[7]。隨著工藝手段進(jìn)步，可采用MEMS三維加工手段，從硅襯底背面加工出深槽，引入空氣層作為絕緣層，降低襯底綜合電磁耦合效應(yīng)[8]。

本文以硅襯底微帶傳輸線為對(duì)象，分析電阻率從10～4 000 Ω·cm變化對(duì)硅襯底微波傳輸損耗的影響，并與三維加工后的硅襯底進(jìn)行比較。隨著電阻率增大，硅襯底微波損耗有顯著降低。電阻率4 000 Ω·cm高阻硅上微帶線結(jié)構(gòu)，在30 GHz頻率范圍內(nèi)插入損耗可小于0.6 dB/cm，并優(yōu)于帶空腔的低阻硅襯底，微波性能良好，滿足當(dāng)前微波MCM設(shè)計(jì)需求，具有很高實(shí)用價(jià)值。

1 微帶傳輸線設(shè)計(jì)

微帶線是一種最流行的平面?zhèn)鬏斁€，可以由印制工藝加工，易與其他無源、有源器件集成。本文通過研究硅襯底上的微帶線傳輸特性，進(jìn)而分析硅襯底的微波傳輸特性（硅襯底上傳輸線也常采用CPW形式）。典型的微帶線結(jié)構(gòu)如圖1所示，由敷在介質(zhì)基片一面上的導(dǎo)體帶與敷在另一面的接地層構(gòu)成，介質(zhì)基片厚h，導(dǎo)體帶寬度w、厚t。一般地，當(dāng)w

硅的相對(duì)介電常數(shù)為Er=11.9，常規(guī)電阻率為1～10 Ω·cm。高阻硅電阻率可達(dá)4 000 Ω·cm?，F(xiàn)有硅晶圓厚度一般在300～500 μm，可根據(jù)需求進(jìn)行拋光減薄至100 μm以下。本文根據(jù)硅的以上特性，在厚度為H=350 μm硅襯底上設(shè)計(jì)50 Ω特征阻抗微帶傳輸線結(jié)構(gòu)，傳輸線材料為Cu。根據(jù)目前工藝技術(shù)及計(jì)算仿真，傳輸線厚度取t=2 μm，w=280 μm。

特別地，可通過對(duì)硅襯底表面生成SiO2絕緣層，降低硅襯底的介質(zhì)損耗。典型的SiO2介電特性：相對(duì)介電常數(shù)Er=3.9，損耗角正切tan D=0.000 4。由于常用的熱氧化工藝得到的SiO2薄膜厚度有限，一般在2 μm左右，對(duì)襯底特性改善程度有限。采用沉積技術(shù)，可以在硅襯底表面制作較厚SiO2絕緣層，進(jìn)而使得微波隔離效果較為理想。然而由于SiO2內(nèi)部存在膨脹應(yīng)力，一般為300 MPa，導(dǎo)致SiO2層與Si襯底層之間存在應(yīng)力不匹配，容易導(dǎo)致襯底翹曲，限制了器件工藝[9]。Si/SiO2系統(tǒng)存在電荷，可導(dǎo)致襯底上傳輸線損耗增加，抑制進(jìn)一步改善傳輸特性。

隨著微細(xì)加工技術(shù)進(jìn)步，可采用MEMS三維加工手段，對(duì)硅襯底進(jìn)行干法刻蝕或者濕法腐蝕，去除部分體硅形成空腔，引入空氣層作為絕緣層，降低襯底綜合電磁耦合效應(yīng)。其中，常見的濕法腐蝕采用KOH溶液，沿<111>晶面呈倒金字塔形狀進(jìn)行腐蝕，背面窗口大且需要正面保護(hù)。干法刻蝕可分為背面DRIE刻蝕及正面XeF2刻蝕方法，其中DRIE刻蝕垂直性較好，XeF2各向同性刻蝕適合正面去除體硅[10]。本文分析背面DRIE干法刻蝕對(duì)10 Ω·cm低阻硅微波傳輸特性的影響，并與高阻硅襯底進(jìn)行比較。如圖2所示，在厚度為350 μm的襯底上刻蝕出厚度為ta的空腔，假定采用金屬背板接地，分析ta為50 μm，100 μm，150 μm，200 μm，250 μm，300 μm時(shí)微帶線傳輸特性。

2 仿真結(jié)果及分析

采用安捷倫ADS軟件仿真分析襯底硅電阻率分別為10 Ω·cm，100 Ω·cm，1 000 Ω·cm，2 000 Ω·cm，4 000 Ω·cm時(shí)，寬度280 μm、厚度2 μm、長(zhǎng)度1 cm的微帶線在0.5～30 GHz頻率范圍內(nèi)傳輸特性變化，體現(xiàn)在S11與S21參數(shù)的變化。S11仿真結(jié)果如圖3所示。

由S11參數(shù)仿真結(jié)果可知，電阻率增大時(shí)，S11參數(shù)變小，表明微帶線反射信號(hào)減小，阻抗匹配效果變好。隨著頻率增加，S11參數(shù)逐漸趨向于統(tǒng)一，大約在-20 dB左右，此時(shí)電阻率變化對(duì)S11參數(shù)影響不大。低阻硅上的微帶線因襯底電阻率低且介電常數(shù)高，容易使信號(hào)與地線串?dāng)_，漏電導(dǎo)G不能忽略，特性阻抗計(jì)算時(shí)存在虛部，匹配效果差，傳輸性能不佳。

S21參數(shù)仿真結(jié)果如圖4與圖5所示，隨著頻率增加，硅襯底上的微帶傳輸線的插損增大。結(jié)合傳輸線長(zhǎng)度1 cm可知：高頻區(qū)域，10 Ω·cm低阻硅襯底微帶線插入損耗約在20～25 dB/cm；4 000 Ω·cm高阻硅襯底微帶線插入損耗<0.6 dB/cm，微波傳輸特性良好。

低阻硅上的微帶線因襯底電阻率低且介電常數(shù)高，容易使信號(hào)與地線串?dāng)_，產(chǎn)生較大介質(zhì)損耗。增加電阻率，可以顯著降低硅襯底損耗。當(dāng)電阻率>1 000 Ω·cm時(shí)，30 GHz頻率范圍內(nèi)微帶線插入損耗小于0.9 dB/cm，繼續(xù)增加電阻率S21值變化不顯著，2 000 Ω·cm硅襯底已經(jīng)表現(xiàn)出較良好的微波傳輸特性。

如前文所述，低阻硅通過三維加工生成空腔結(jié)構(gòu)，可以降低介質(zhì)損耗?，F(xiàn)對(duì)前文電阻率10 Ω·cm的低阻硅襯底微帶線進(jìn)行三維加工，刻蝕出厚度為ta的空腔，假設(shè)采用金屬背板接地，仿真分析空腔厚度變化時(shí)微帶線傳輸特性。

仿真S21參數(shù)如圖6所示，空腔厚度已在圖中標(biāo)識(shí)，單位為μm。由仿真結(jié)果可知，隨著空腔厚度增加，即刻蝕深度增加，插入損耗減小。當(dāng)空腔厚度為300 μm時(shí)，襯底硅厚度為50 μm，插入損耗約為5 dB，與刻蝕空腔之前的20 dB插損有了很大的改善。

此種經(jīng)過空腔結(jié)構(gòu)改造的低阻硅襯底，可以一定程度上降低傳輸損耗，在本文研究的案例中可以與電阻率100 Ω·cm的硅襯底相媲美，然而與電阻率2 000 Ω·cm以上的高阻硅還存在不小的差距。此外，MEMS三維加工增加了工藝復(fù)雜性，限制了襯底的應(yīng)用廣泛性。綜上，提高電阻率是一種改善硅襯底微波傳輸特性的理想手段。

3 結(jié) 語

本文分析了電阻率變化對(duì)硅襯底微波傳輸特性影響，并與帶有空腔的硅襯底進(jìn)行比較。增加電阻率可有效降低硅襯底的傳輸損耗，在30 GHz頻率范圍內(nèi)，電阻率>1 000 Ω·cm的高阻硅襯底可有效抑制傳輸損耗，微帶傳輸線插入損耗<0.9 dB/cm，當(dāng)電阻率為4 000 Ω·cm，微帶傳輸線插入損耗<0.6 dB/cm。對(duì)硅襯底進(jìn)行材料去除形成空腔，是一種改善襯底微波傳輸特性的有效手段，然而與高阻硅相比還存在一定差距，且工藝復(fù)雜性增加。研究結(jié)果表明高阻硅的微波傳輸特性滿足當(dāng)前設(shè)計(jì)需求，且由于硅晶圓工藝成熟，可借助現(xiàn)有工藝平臺(tái)，在MCM集成中有較好的應(yīng)用前景。

參考文獻(xiàn)

[1] 李俊生，蒙林，張德智.X波段高功率T/R組件的設(shè)計(jì)與制作[J].現(xiàn)代電子技術(shù)，2009，32（19）：59?61.

[2] 孫永志.微波寬頻接收前端低噪聲的研究[J].航天電子對(duì)抗， 2007，23（5）：24?25.

[3] 中國(guó)電子學(xué)會(huì)生產(chǎn)技術(shù)學(xué)分會(huì)叢書編委會(huì).微電子封裝技術(shù)[M].合肥：中國(guó)科技大學(xué)出版社，2003.

[4] LIU K， FRYE R C. Small form?factor integrated passive devices for SiP applications [C]// Proceedings of IEEE MTT?S International Microwave Symposium. Honolulu， HI： IEEE， 2007： 2117?2120.

[5] 羅源，李凌云，錢蓉，等.高阻硅基微帶線及微波數(shù)字移相器研制[J].功能材料與器件學(xué)報(bào)，2007，13（2）：155?158.

[6] REYES A C， EI?GHAZALY S M， DOM S J， et al. Silicon as a microwave substrate [C]// Proceedings of IEEE MTT?S International Microwave Symposium. San Diego， USA： IEEE， 1994： 1759?1762.

[7] ZHAO Wei?wei， SCHOLLHORN C， KASPER E. Interface loss mechanism of millimeter?wave coplanar waveguides on silicon [J]. IEEE Transactions on Microwave Theory Tech， 2002， 50（1）： 407?410.

[8] MILANOVIC V， GAITAN M， BOWEN E D， et al. Micromachined microwave transmission lines in CMOS technology [J]. IEEE Transactions on Microwave Theory Tech， 1997， 45（5）： 630?635.

[9] LIU Yong， ZHAO Gang， LI Bao?qing， et al. Pattern buried oxide in silicon?on?insulator?based fabrication of floppy single?crystal?silicon cantilevers [J]. Micro & Nano Letters， 2011， 6（4）： 240?242.

[10] 劉米豐，熊斌，徐德輝，等.基于XeF2硅刻蝕工藝的低阻硅襯底低損耗共面波導(dǎo)[J].固體電子學(xué)研究與進(jìn)展，2012，32（5）：456?462.

硅的相對(duì)介電常數(shù)為Er=11.9，常規(guī)電阻率為1～10 Ω·cm。高阻硅電阻率可達(dá)4 000 Ω·cm。現(xiàn)有硅晶圓厚度一般在300～500 μm，可根據(jù)需求進(jìn)行拋光減薄至100 μm以下。本文根據(jù)硅的以上特性，在厚度為H=350 μm硅襯底上設(shè)計(jì)50 Ω特征阻抗微帶傳輸線結(jié)構(gòu)，傳輸線材料為Cu。根據(jù)目前工藝技術(shù)及計(jì)算仿真，傳輸線厚度取t=2 μm，w=280 μm。

特別地，可通過對(duì)硅襯底表面生成SiO2絕緣層，降低硅襯底的介質(zhì)損耗。典型的SiO2介電特性：相對(duì)介電常數(shù)Er=3.9，損耗角正切tan D=0.000 4。由于常用的熱氧化工藝得到的SiO2薄膜厚度有限，一般在2 μm左右，對(duì)襯底特性改善程度有限。采用沉積技術(shù)，可以在硅襯底表面制作較厚SiO2絕緣層，進(jìn)而使得微波隔離效果較為理想。然而由于SiO2內(nèi)部存在膨脹應(yīng)力，一般為300 MPa，導(dǎo)致SiO2層與Si襯底層之間存在應(yīng)力不匹配，容易導(dǎo)致襯底翹曲，限制了器件工藝[9]。Si/SiO2系統(tǒng)存在電荷，可導(dǎo)致襯底上傳輸線損耗增加，抑制進(jìn)一步改善傳輸特性。

隨著微細(xì)加工技術(shù)進(jìn)步，可采用MEMS三維加工手段，對(duì)硅襯底進(jìn)行干法刻蝕或者濕法腐蝕，去除部分體硅形成空腔，引入空氣層作為絕緣層，降低襯底綜合電磁耦合效應(yīng)。其中，常見的濕法腐蝕采用KOH溶液，沿<111>晶面呈倒金字塔形狀進(jìn)行腐蝕，背面窗口大且需要正面保護(hù)。干法刻蝕可分為背面DRIE刻蝕及正面XeF2刻蝕方法，其中DRIE刻蝕垂直性較好，XeF2各向同性刻蝕適合正面去除體硅[10]。本文分析背面DRIE干法刻蝕對(duì)10 Ω·cm低阻硅微波傳輸特性的影響，并與高阻硅襯底進(jìn)行比較。如圖2所示，在厚度為350 μm的襯底上刻蝕出厚度為ta的空腔，假定采用金屬背板接地，分析ta為50 μm，100 μm，150 μm，200 μm，250 μm，300 μm時(shí)微帶線傳輸特性。

2 仿真結(jié)果及分析

采用安捷倫ADS軟件仿真分析襯底硅電阻率分別為10 Ω·cm，100 Ω·cm，1 000 Ω·cm，2 000 Ω·cm，4 000 Ω·cm時(shí)，寬度280 μm、厚度2 μm、長(zhǎng)度1 cm的微帶線在0.5～30 GHz頻率范圍內(nèi)傳輸特性變化，體現(xiàn)在S11與S21參數(shù)的變化。S11仿真結(jié)果如圖3所示。

由S11參數(shù)仿真結(jié)果可知，電阻率增大時(shí)，S11參數(shù)變小，表明微帶線反射信號(hào)減小，阻抗匹配效果變好。隨著頻率增加，S11參數(shù)逐漸趨向于統(tǒng)一，大約在-20 dB左右，此時(shí)電阻率變化對(duì)S11參數(shù)影響不大。低阻硅上的微帶線因襯底電阻率低且介電常數(shù)高，容易使信號(hào)與地線串?dāng)_，漏電導(dǎo)G不能忽略，特性阻抗計(jì)算時(shí)存在虛部，匹配效果差，傳輸性能不佳。

S21參數(shù)仿真結(jié)果如圖4與圖5所示，隨著頻率增加，硅襯底上的微帶傳輸線的插損增大。結(jié)合傳輸線長(zhǎng)度1 cm可知：高頻區(qū)域，10 Ω·cm低阻硅襯底微帶線插入損耗約在20～25 dB/cm；4 000 Ω·cm高阻硅襯底微帶線插入損耗<0.6 dB/cm，微波傳輸特性良好。

低阻硅上的微帶線因襯底電阻率低且介電常數(shù)高，容易使信號(hào)與地線串?dāng)_，產(chǎn)生較大介質(zhì)損耗。增加電阻率，可以顯著降低硅襯底損耗。當(dāng)電阻率>1 000 Ω·cm時(shí)，30 GHz頻率范圍內(nèi)微帶線插入損耗小于0.9 dB/cm，繼續(xù)增加電阻率S21值變化不顯著，2 000 Ω·cm硅襯底已經(jīng)表現(xiàn)出較良好的微波傳輸特性。

如前文所述，低阻硅通過三維加工生成空腔結(jié)構(gòu)，可以降低介質(zhì)損耗?，F(xiàn)對(duì)前文電阻率10 Ω·cm的低阻硅襯底微帶線進(jìn)行三維加工，刻蝕出厚度為ta的空腔，假設(shè)采用金屬背板接地，仿真分析空腔厚度變化時(shí)微帶線傳輸特性。

仿真S21參數(shù)如圖6所示，空腔厚度已在圖中標(biāo)識(shí)，單位為μm。由仿真結(jié)果可知，隨著空腔厚度增加，即刻蝕深度增加，插入損耗減小。當(dāng)空腔厚度為300 μm時(shí)，襯底硅厚度為50 μm，插入損耗約為5 dB，與刻蝕空腔之前的20 dB插損有了很大的改善。

此種經(jīng)過空腔結(jié)構(gòu)改造的低阻硅襯底，可以一定程度上降低傳輸損耗，在本文研究的案例中可以與電阻率100 Ω·cm的硅襯底相媲美，然而與電阻率2 000 Ω·cm以上的高阻硅還存在不小的差距。此外，MEMS三維加工增加了工藝復(fù)雜性，限制了襯底的應(yīng)用廣泛性。綜上，提高電阻率是一種改善硅襯底微波傳輸特性的理想手段。

3 結(jié) 語

本文分析了電阻率變化對(duì)硅襯底微波傳輸特性影響，并與帶有空腔的硅襯底進(jìn)行比較。增加電阻率可有效降低硅襯底的傳輸損耗，在30 GHz頻率范圍內(nèi)，電阻率>1 000 Ω·cm的高阻硅襯底可有效抑制傳輸損耗，微帶傳輸線插入損耗<0.9 dB/cm，當(dāng)電阻率為4 000 Ω·cm，微帶傳輸線插入損耗<0.6 dB/cm。對(duì)硅襯底進(jìn)行材料去除形成空腔，是一種改善襯底微波傳輸特性的有效手段，然而與高阻硅相比還存在一定差距，且工藝復(fù)雜性增加。研究結(jié)果表明高阻硅的微波傳輸特性滿足當(dāng)前設(shè)計(jì)需求，且由于硅晶圓工藝成熟，可借助現(xiàn)有工藝平臺(tái)，在MCM集成中有較好的應(yīng)用前景。

參考文獻(xiàn)

[1] 李俊生，蒙林，張德智.X波段高功率T/R組件的設(shè)計(jì)與制作[J].現(xiàn)代電子技術(shù)，2009，32（19）：59?61.

[2] 孫永志.微波寬頻接收前端低噪聲的研究[J].航天電子對(duì)抗， 2007，23（5）：24?25.

[3] 中國(guó)電子學(xué)會(huì)生產(chǎn)技術(shù)學(xué)分會(huì)叢書編委會(huì).微電子封裝技術(shù)[M].合肥：中國(guó)科技大學(xué)出版社，2003.

[4] LIU K， FRYE R C. Small form?factor integrated passive devices for SiP applications [C]// Proceedings of IEEE MTT?S International Microwave Symposium. Honolulu， HI： IEEE， 2007： 2117?2120.

[5] 羅源，李凌云，錢蓉，等.高阻硅基微帶線及微波數(shù)字移相器研制[J].功能材料與器件學(xué)報(bào)，2007，13（2）：155?158.

[6] REYES A C， EI?GHAZALY S M， DOM S J， et al. Silicon as a microwave substrate [C]// Proceedings of IEEE MTT?S International Microwave Symposium. San Diego， USA： IEEE， 1994： 1759?1762.

[7] ZHAO Wei?wei， SCHOLLHORN C， KASPER E. Interface loss mechanism of millimeter?wave coplanar waveguides on silicon [J]. IEEE Transactions on Microwave Theory Tech， 2002， 50（1）： 407?410.

[8] MILANOVIC V， GAITAN M， BOWEN E D， et al. Micromachined microwave transmission lines in CMOS technology [J]. IEEE Transactions on Microwave Theory Tech， 1997， 45（5）： 630?635.

[9] LIU Yong， ZHAO Gang， LI Bao?qing， et al. Pattern buried oxide in silicon?on?insulator?based fabrication of floppy single?crystal?silicon cantilevers [J]. Micro & Nano Letters， 2011， 6（4）： 240?242.

[10] 劉米豐，熊斌，徐德輝，等.基于XeF2硅刻蝕工藝的低阻硅襯底低損耗共面波導(dǎo)[J].固體電子學(xué)研究與進(jìn)展，2012，32（5）：456?462.

硅的相對(duì)介電常數(shù)為Er=11.9，常規(guī)電阻率為1～10 Ω·cm。高阻硅電阻率可達(dá)4 000 Ω·cm。現(xiàn)有硅晶圓厚度一般在300～500 μm，可根據(jù)需求進(jìn)行拋光減薄至100 μm以下。本文根據(jù)硅的以上特性，在厚度為H=350 μm硅襯底上設(shè)計(jì)50 Ω特征阻抗微帶傳輸線結(jié)構(gòu)，傳輸線材料為Cu。根據(jù)目前工藝技術(shù)及計(jì)算仿真，傳輸線厚度取t=2 μm，w=280 μm。

特別地，可通過對(duì)硅襯底表面生成SiO2絕緣層，降低硅襯底的介質(zhì)損耗。典型的SiO2介電特性：相對(duì)介電常數(shù)Er=3.9，損耗角正切tan D=0.000 4。由于常用的熱氧化工藝得到的SiO2薄膜厚度有限，一般在2 μm左右，對(duì)襯底特性改善程度有限。采用沉積技術(shù)，可以在硅襯底表面制作較厚SiO2絕緣層，進(jìn)而使得微波隔離效果較為理想。然而由于SiO2內(nèi)部存在膨脹應(yīng)力，一般為300 MPa，導(dǎo)致SiO2層與Si襯底層之間存在應(yīng)力不匹配，容易導(dǎo)致襯底翹曲，限制了器件工藝[9]。Si/SiO2系統(tǒng)存在電荷，可導(dǎo)致襯底上傳輸線損耗增加，抑制進(jìn)一步改善傳輸特性。

隨著微細(xì)加工技術(shù)進(jìn)步，可采用MEMS三維加工手段，對(duì)硅襯底進(jìn)行干法刻蝕或者濕法腐蝕，去除部分體硅形成空腔，引入空氣層作為絕緣層，降低襯底綜合電磁耦合效應(yīng)。其中，常見的濕法腐蝕采用KOH溶液，沿<111>晶面呈倒金字塔形狀進(jìn)行腐蝕，背面窗口大且需要正面保護(hù)。干法刻蝕可分為背面DRIE刻蝕及正面XeF2刻蝕方法，其中DRIE刻蝕垂直性較好，XeF2各向同性刻蝕適合正面去除體硅[10]。本文分析背面DRIE干法刻蝕對(duì)10 Ω·cm低阻硅微波傳輸特性的影響，并與高阻硅襯底進(jìn)行比較。如圖2所示，在厚度為350 μm的襯底上刻蝕出厚度為ta的空腔，假定采用金屬背板接地，分析ta為50 μm，100 μm，150 μm，200 μm，250 μm，300 μm時(shí)微帶線傳輸特性。

2 仿真結(jié)果及分析

采用安捷倫ADS軟件仿真分析襯底硅電阻率分別為10 Ω·cm，100 Ω·cm，1 000 Ω·cm，2 000 Ω·cm，4 000 Ω·cm時(shí)，寬度280 μm、厚度2 μm、長(zhǎng)度1 cm的微帶線在0.5～30 GHz頻率范圍內(nèi)傳輸特性變化，體現(xiàn)在S11與S21參數(shù)的變化。S11仿真結(jié)果如圖3所示。

由S11參數(shù)仿真結(jié)果可知，電阻率增大時(shí)，S11參數(shù)變小，表明微帶線反射信號(hào)減小，阻抗匹配效果變好。隨著頻率增加，S11參數(shù)逐漸趨向于統(tǒng)一，大約在-20 dB左右，此時(shí)電阻率變化對(duì)S11參數(shù)影響不大。低阻硅上的微帶線因襯底電阻率低且介電常數(shù)高，容易使信號(hào)與地線串?dāng)_，漏電導(dǎo)G不能忽略，特性阻抗計(jì)算時(shí)存在虛部，匹配效果差，傳輸性能不佳。

S21參數(shù)仿真結(jié)果如圖4與圖5所示，隨著頻率增加，硅襯底上的微帶傳輸線的插損增大。結(jié)合傳輸線長(zhǎng)度1 cm可知：高頻區(qū)域，10 Ω·cm低阻硅襯底微帶線插入損耗約在20～25 dB/cm；4 000 Ω·cm高阻硅襯底微帶線插入損耗<0.6 dB/cm，微波傳輸特性良好。

低阻硅上的微帶線因襯底電阻率低且介電常數(shù)高，容易使信號(hào)與地線串?dāng)_，產(chǎn)生較大介質(zhì)損耗。增加電阻率，可以顯著降低硅襯底損耗。當(dāng)電阻率>1 000 Ω·cm時(shí)，30 GHz頻率范圍內(nèi)微帶線插入損耗小于0.9 dB/cm，繼續(xù)增加電阻率S21值變化不顯著，2 000 Ω·cm硅襯底已經(jīng)表現(xiàn)出較良好的微波傳輸特性。

如前文所述，低阻硅通過三維加工生成空腔結(jié)構(gòu)，可以降低介質(zhì)損耗?，F(xiàn)對(duì)前文電阻率10 Ω·cm的低阻硅襯底微帶線進(jìn)行三維加工，刻蝕出厚度為ta的空腔，假設(shè)采用金屬背板接地，仿真分析空腔厚度變化時(shí)微帶線傳輸特性。

仿真S21參數(shù)如圖6所示，空腔厚度已在圖中標(biāo)識(shí)，單位為μm。由仿真結(jié)果可知，隨著空腔厚度增加，即刻蝕深度增加，插入損耗減小。當(dāng)空腔厚度為300 μm時(shí)，襯底硅厚度為50 μm，插入損耗約為5 dB，與刻蝕空腔之前的20 dB插損有了很大的改善。

此種經(jīng)過空腔結(jié)構(gòu)改造的低阻硅襯底，可以一定程度上降低傳輸損耗，在本文研究的案例中可以與電阻率100 Ω·cm的硅襯底相媲美，然而與電阻率2 000 Ω·cm以上的高阻硅還存在不小的差距。此外，MEMS三維加工增加了工藝復(fù)雜性，限制了襯底的應(yīng)用廣泛性。綜上，提高電阻率是一種改善硅襯底微波傳輸特性的理想手段。

3 結(jié) 語

本文分析了電阻率變化對(duì)硅襯底微波傳輸特性影響，并與帶有空腔的硅襯底進(jìn)行比較。增加電阻率可有效降低硅襯底的傳輸損耗，在30 GHz頻率范圍內(nèi)，電阻率>1 000 Ω·cm的高阻硅襯底可有效抑制傳輸損耗，微帶傳輸線插入損耗<0.9 dB/cm，當(dāng)電阻率為4 000 Ω·cm，微帶傳輸線插入損耗<0.6 dB/cm。對(duì)硅襯底進(jìn)行材料去除形成空腔，是一種改善襯底微波傳輸特性的有效手段，然而與高阻硅相比還存在一定差距，且工藝復(fù)雜性增加。研究結(jié)果表明高阻硅的微波傳輸特性滿足當(dāng)前設(shè)計(jì)需求，且由于硅晶圓工藝成熟，可借助現(xiàn)有工藝平臺(tái)，在MCM集成中有較好的應(yīng)用前景。

參考文獻(xiàn)

[1] 李俊生，蒙林，張德智.X波段高功率T/R組件的設(shè)計(jì)與制作[J].現(xiàn)代電子技術(shù)，2009，32（19）：59?61.

[2] 孫永志.微波寬頻接收前端低噪聲的研究[J].航天電子對(duì)抗， 2007，23（5）：24?25.

[3] 中國(guó)電子學(xué)會(huì)生產(chǎn)技術(shù)學(xué)分會(huì)叢書編委會(huì).微電子封裝技術(shù)[M].合肥：中國(guó)科技大學(xué)出版社，2003.

[4] LIU K， FRYE R C. Small form?factor integrated passive devices for SiP applications [C]// Proceedings of IEEE MTT?S International Microwave Symposium. Honolulu， HI： IEEE， 2007： 2117?2120.

[5] 羅源，李凌云，錢蓉，等.高阻硅基微帶線及微波數(shù)字移相器研制[J].功能材料與器件學(xué)報(bào)，2007，13（2）：155?158.

[6] REYES A C， EI?GHAZALY S M， DOM S J， et al. Silicon as a microwave substrate [C]// Proceedings of IEEE MTT?S International Microwave Symposium. San Diego， USA： IEEE， 1994： 1759?1762.

[7] ZHAO Wei?wei， SCHOLLHORN C， KASPER E. Interface loss mechanism of millimeter?wave coplanar waveguides on silicon [J]. IEEE Transactions on Microwave Theory Tech， 2002， 50（1）： 407?410.

[8] MILANOVIC V， GAITAN M， BOWEN E D， et al. Micromachined microwave transmission lines in CMOS technology [J]. IEEE Transactions on Microwave Theory Tech， 1997， 45（5）： 630?635.

[9] LIU Yong， ZHAO Gang， LI Bao?qing， et al. Pattern buried oxide in silicon?on?insulator?based fabrication of floppy single?crystal?silicon cantilevers [J]. Micro & Nano Letters， 2011， 6（4）： 240?242.

[10] 劉米豐，熊斌，徐德輝，等.基于XeF2硅刻蝕工藝的低阻硅襯底低損耗共面波導(dǎo)[J].固體電子學(xué)研究與進(jìn)展，2012，32（5）：456?462.