張雄剛，李會峰，霍軍軍

(天水華天科技股份有限公司，甘肅 天水，741000)

測試的主要目的是剔除封裝和功能異常品，保證IC 能完全實現(xiàn)設計規(guī)格書所規(guī)定的功能及性能指標。傳統(tǒng)的測試設備價格昂貴、體積龐大、耗電量高、造成IC 的測試成本偏高，為了節(jié)約測試成本，設計制作FPGA 測試系統(tǒng)，用于IC 的測試。該系統(tǒng)還集成通信功能，可以控制機械手自動上下料，實現(xiàn)IC 測試的自動化，達到了節(jié)約測試成本的目的[1]。

1 測試系統(tǒng)組成

1.1 基于FPGA 的測頻模塊

整個測頻系統(tǒng)分為多個功能模塊，如標準信號和被測信號的脈沖計數(shù)、計數(shù)值鎖存、頻率值計算、測頻模塊、通信模塊。

測頻模塊包括（D 觸發(fā)器、32 位標準計數(shù)器、32 位被測計數(shù)器）、頻率運算模塊（乘法器、32 位除法器）等幾個單元，（見圖1 所示）。在高精度和高速測量的要求下，必須采用較高的標準頻率信號，而單片機受本身指令運算和時鐘頻率的限制，測頻速度較慢，無法滿足高速、高精度的測頻要求。采用高集成度、高速的FPGA 芯片為實現(xiàn)高速、高精度的測頻提供了保證[2]。

圖1 測頻模塊設計框圖

1.2 測試系統(tǒng)和機械手的通信模塊

在實際生產(chǎn)中需要連續(xù)不斷地自動測試，大批量的生產(chǎn)就要求測試系統(tǒng)有自動測試的功能，這里就是測試系統(tǒng)和機械手之間的通信問題。

常見機械手的通信采用TTL 電平信號，其種類有SOT(測試開始信號)；BIN0-BIN7(測試結(jié)果分類信號)；EOT（測試系統(tǒng)測試完成信號），比如長傳科技生產(chǎn)的C37S150S 系列的機械手就采用TTL 電平信號通信。

TTL 電平信號有以下優(yōu)點：首先TTL 器件數(shù)據(jù)傳輸對于電源的要求不高以及熱損耗也較低，其次TTL 電平信號直接與集成電路連接而不需要價格昂貴的線路驅(qū)動器以及接收器電路；其典型的TTL 電平信號通信原理如圖2 所示。

圖2 通信模塊設計框圖

2 測試手段和取得的結(jié)果

2.1 測試原理

標準時鐘信號頻率為Fs，被測信號頻率為Fx，在同一個允許計數(shù)周期內(nèi)，標準時鐘信號和被測信號的上升沿計數(shù)值分別為Ns和Nx，則被測信號的頻率可由Fx=Fs×Nx/Ns求得。

頻率計算模塊由一個乘法器和一個32 位帶有有無符號數(shù)端的除法器組成，F(xiàn)s為剛開始輸入的100 MHz 標準信號，先由乘法器將被測計數(shù)器的計數(shù)值Nx乘以100 MHz，再通過除法器，前面乘法器運算后的結(jié)果作為被除數(shù)，標準計數(shù)器的計數(shù)值Ns作為除數(shù)進行運算，得出的結(jié)果即為待測信號的頻率值。選用標準信號為100 MHz，門控信號由D 觸發(fā)器輸入端D 輸入，閘門控制信號CL 給出高電平，此時并未開始進行測頻計數(shù)，而要等到被測信號的上升沿到來時才開始對標準時鐘信號和被測信號同時進行測頻計數(shù)。允許計數(shù)信號START 剛好與被測信號上升沿一致，這是保證等精度測頻的關鍵之一。允許計數(shù)信號START是由D 觸發(fā)器輸出端Q 給出，是兩個（標準、被測）計數(shù)器同時對信號上升沿開始計數(shù)，計數(shù)器的計數(shù)值同時通過兩路32 位鎖存器，將計數(shù)結(jié)果進行有效的鎖存，以便于頻率計算模塊能夠準確的將頻率計算出來。經(jīng)過兩路鎖存器后被測信號由乘法器乘以100 000 000 后即得到頻率計算公式中Nx×Fs項，乘法器輸出結(jié)果在經(jīng)過一個32 位除法器，乘法器中得到的Nx×Fs項作為被除數(shù)，前面由兩路鎖存器中得到的標準信號的計數(shù)值Ns作為除數(shù)，得到的結(jié)果Nx×Fs/Ns即為待測信號的頻率值[3]。

閘門控制信號CL 出現(xiàn)高電平時，此時等精度測頻模塊并沒有立即開始計數(shù)，而是要等到被測信號的上升沿到來時才開始對標準時鐘信號和被測信號同時進行測頻計數(shù)。

2.2 仿真結(jié)果

在Quartus II 軟件中進行功能仿真，仿真結(jié)果如圖3 所示。

圖3 綜合原理圖仿真結(jié)果

仿真開始時先由清零信號CLR 高電平對計數(shù)器進行清零，標準信號輸入端BZXH 輸入一個周期為10 ns（即頻率為100 MHz）的信號，待測信號輸入端DCXH 輸入一個周期為80 ns（即頻率為12.5 MHz）的信號，輸入端CL 為門控信號，輸出端C 為數(shù)碼管顯示模塊前頻率計算模塊計算出來待測信號的頻率值[4]。

3 結(jié)束語

本文所介紹的基于FPGA 自動測試系統(tǒng)的設計，系統(tǒng)包括等精度測頻模塊（D 觸發(fā)器、32 位標準計數(shù)器、32 位被測計數(shù)器）、頻率運算模塊（乘法器、32 位除法器），其中乘法器用Quartus II 軟件IP核實現(xiàn)，節(jié)省了大量昂貴的測試機資源，使系統(tǒng)具有結(jié)構(gòu)緊湊、體積小、可靠性高、測頻范圍寬、精度高等優(yōu)點。等精度測頻的特點是在整個測量頻段內(nèi)的測量精度是相同的，與被測信號頻率的大小無關。通信模塊等控制Handler 對良品和不良品分類。綜合考慮成本、性能和應用等因素，充分利用FPGA 的邏輯資源，實現(xiàn)了IC 頻率的測量。該FPGA 的測試系統(tǒng)，解決了IC 測試成本高的問題。

[1] 楊華. 智能電子測試系統(tǒng)應用研究[A]. 中南大學碩士學位論文[C]. 長沙：中南大學出版社，2004，1-8.

[2] 劉皖，何道君，譚明. FPGA 設計與應用（第一版）[M].北京：清華大學出版社，2006，24-49.

[3] 胡鴻才，賀貴明. 基于C8051F 的電量測量與傳輸系統(tǒng)[J]. 現(xiàn)代電子技術(shù)，2006（9）：83-85.

[4] 譚會生，瞿遂春.EDA 技術(shù)綜合應用實例與分析[M].西安：西安電子科技大學出版社，2004.