陳 睿，馮 穎，余永濤，上官士鵬，封國強(qiáng)，朱 翔，馬英起，韓建偉

(1.中國科學(xué)院 國家空間科學(xué)中心，北京 100190；2.中國科學(xué)院大學(xué)，北京 100049；

3.北京電子工程總體研究所，北京 100854)

單粒子閉鎖(SEL)效應(yīng)[1-3]是體硅CMOS電路中的寄生4層PNPN結(jié)構(gòu)的可控硅被觸發(fā)導(dǎo)通，在電源與地之間形成低阻抗大電流通路，導(dǎo)致器件無法正常工作，甚至燒毀器件的現(xiàn)象。CMOS器件和電路具有功耗低、噪聲容限大、溫度穩(wěn)定性高等優(yōu)點(diǎn)，在現(xiàn)代衛(wèi)星中有著不可替代的地位，而隨著微電子特征尺寸的不斷縮小，其中很多CMOS電路(特別是大規(guī)模和超大規(guī)模CMOS電路)的SEL敏感性也會(huì)隨之顯著增加[4]，因此SEL效應(yīng)的防護(hù)顯得尤為重要。在空間飛行任務(wù)實(shí)施時(shí)常會(huì)遇到?jīng)]有抗輻射加固產(chǎn)品供選用或條件不允許選用的情況，此時(shí)必須采取一定的SEL效應(yīng)防護(hù)設(shè)計(jì)實(shí)現(xiàn)空間抗輻射加固的需求。

本文以IDT71V416S和K6R4016V1D兩種CMOS SRAM器件為例，基于CMOS器件SEL效應(yīng)機(jī)理及觸發(fā)條件，在電阻限流防護(hù)技術(shù)基礎(chǔ)上，設(shè)計(jì)恒流源限流SEL效應(yīng)防護(hù)電路。利用脈沖激光模擬單粒子效應(yīng)和重離子輻照試驗(yàn)方法，驗(yàn)證兩種SEL防護(hù)電路的防護(hù)效果。

1 CMOS 器件閂鎖效應(yīng)電路級(jí)防護(hù)設(shè)計(jì)

CMOS器件閂鎖效應(yīng)觸發(fā)條件的分析是進(jìn)行其閂鎖效應(yīng)電路級(jí)防護(hù)設(shè)計(jì)的前提。大量研究[5-6]表明，CMOS器件SEL效應(yīng)觸發(fā)條件包括3個(gè)要素：1) 外界因素使寄生晶體管處于充分的正向偏置狀態(tài)；2) 兩個(gè)寄生晶體管電流增益積足夠大，并形成正反饋，相應(yīng)I-V區(qū)形成負(fù)阻特性，使內(nèi)部電流迅速上升到更大；3) 外部電路提供足夠的電源電流，使電路的閂鎖狀態(tài)得以維持。

由對(duì)CMOS器件SEL效應(yīng)觸發(fā)原理的分析可知，只要SEL效應(yīng)觸發(fā)條件中的任一條件不具備，器件便不會(huì)出現(xiàn)SEL現(xiàn)象。CMOS器件SEL效應(yīng)電路級(jí)防護(hù)設(shè)計(jì)依據(jù)第3個(gè)要素展開，即控制外部電路提供電流小于其閂鎖維持電流，避免寄生的PNPN結(jié)構(gòu)持續(xù)閂鎖，實(shí)現(xiàn)SEL效應(yīng)的電路級(jí)防護(hù)。

1.1 電阻限流方法

傳統(tǒng)的CMOS電路限流方法是在電源輸入端串聯(lián)電阻[7-8]，達(dá)到限制器件輸入電流的目的，如圖1所示。其中，VDD為外部供應(yīng)電壓，I為器件工作電流，RL為限流電阻，VB為器件兩端電壓。

圖1 傳統(tǒng)CMOS電路電阻限流方法

當(dāng)器件剛進(jìn)入閂鎖狀態(tài)時(shí)，CMOS器件出現(xiàn)大電流通路可視為短路，此時(shí)VB≈0，VDD幾乎全部施加在限流電阻上，即RL=VDD/IL。其中，IL為器件閂鎖維持電流。

由CMOS器件工作特性可知，串聯(lián)電阻對(duì)器件輸入電壓的影響不應(yīng)超過器件額定電壓容差ΔV(輸入電源電壓為5 V時(shí)器件的ΔV一般為0.5 V；3.3 V時(shí)器件的ΔV一般為0.3 V；2.5 V時(shí)器件的ΔV一般為0.25 V)，否則，器件不能正常工作。由此可得到，串聯(lián)電阻的取值范圍在VDD/IL和ΔV/I之間時(shí)能較好地減緩SEL效應(yīng)，此時(shí)IL≥IVDD/ΔV。

1.2 恒流源限流方法

SEL效應(yīng)的恒流源防護(hù)方法是利用恒流源對(duì)器件輸入電流進(jìn)行限流控制，確保器件發(fā)生閂鎖效應(yīng)時(shí)，恒流源電流小于閂鎖維持電流，導(dǎo)致器件不能維持閂鎖狀態(tài)。

圖2所示的恒流源限流電路主要由恒流源電路、穩(wěn)壓管、電容、電阻構(gòu)成，其中恒流源電流輸出主要由三端穩(wěn)壓器控制，同時(shí)穩(wěn)壓器還可分流多余的電流；電容用于旁路器件的高頻電流。在進(jìn)行防護(hù)設(shè)計(jì)時(shí)，將恒流源電路的輸出電流值設(shè)計(jì)成略大于器件的工作電流(器件手冊(cè)允許的輸入電流峰值)，而小于器件的閂鎖維持電流。當(dāng)電路出現(xiàn)閂鎖效應(yīng)時(shí)，限定的器件輸入電流小于閂鎖維持電流，從而解除閂鎖狀態(tài)。

圖2 恒流源防護(hù)設(shè)計(jì)電路示意圖

當(dāng)器件工作電流略小于閂鎖維持電流(I

2 CMOS器件閂鎖防護(hù)技術(shù)的試驗(yàn)研究

2.1 CMOS器件SEL效應(yīng)試驗(yàn)

利用中國科學(xué)院國家空間科學(xué)中心的脈沖激光單粒子效應(yīng)試驗(yàn)裝置[9]，開展了CMOS器件SEL效應(yīng)的試驗(yàn)研究。脈沖激光的主要技術(shù)參數(shù)為：激光波長(zhǎng)1.064 μm；脈寬25 ns；光斑直徑3～4 μm；脈沖重復(fù)頻率1～50 kHz；等效LET值0.1～200 MeV·cm2/mg。試驗(yàn)樣品分別選用同一批次SAMSUNG公司的0.18 μm K6R4016V1D和IDT公司的0.13 μm IDT71V416S各3片，工作電壓均為3.3 V。兩種SRAM器件均采用塑料封裝，正面有金屬層。由于激光無法穿透塑料封裝和金屬層，所以在進(jìn)行SEL效應(yīng)激光試驗(yàn)前，先對(duì)器件進(jìn)行開背部封裝處理，以露出背部的硅襯底層進(jìn)行背部輻照。脈沖激光誘發(fā)SEL效應(yīng)后，減小器件兩端電壓，記錄SEL閂鎖電流隨器件兩端電壓的變化關(guān)系，器件退出閂鎖狀態(tài)時(shí)的電壓(電流)即為閂鎖維持電壓(電流)。

圖3、4分別為脈沖激光誘發(fā)IDT71V416S和K6R4016V1D器件發(fā)生SEL效應(yīng)時(shí)閂鎖電流的變化特性。當(dāng)激光入射能量為20 nJ(等效LET值為6 MeV·cm2·mg-1)時(shí)[10]，IDT71V416S出現(xiàn)SEL效應(yīng)，器件工作電流從35 mA迅速增大至202 mA，如圖3a所示。圖3b為SEL電流與器件兩端電壓的關(guān)系?？砂l(fā)現(xiàn)，SEL電流隨器件兩端電壓的減小而減小，當(dāng)器件兩端電壓為2.45 V時(shí)，SEL電流瞬間從70 mA降至20 mA，器件退出閂鎖狀態(tài)。此時(shí)，70 mA即為器件的閂鎖維持電流。從圖4可看出，當(dāng)激光入射能量為2 nJ(等效LET值為1 MeV·cm2·mg-1)時(shí)[10]，K6R4016V1D出現(xiàn)閂鎖現(xiàn)象，工作電流從3 mA迅速增大到閂鎖電流268 mA；當(dāng)器件兩端電壓為1.32 V，SEL電流為8 mA時(shí)，器件退出閂鎖狀態(tài)。

圖3 IDT71V416S SEL電流隨時(shí)間的變化(a)及SEL電流與器件兩端電壓的關(guān)系(b)

圖4 K6R4016V1D SEL電流隨時(shí)間的變化(a)及SEL電流與器件兩端電壓的關(guān)系(b)

2.2 CMOS器件閂鎖防護(hù)技術(shù)驗(yàn)證試驗(yàn)

結(jié)合CMOS SRAM器件IDT71V416S和K6R4016V1D的SEL效應(yīng)特性，采用上述兩種SEL效應(yīng)防護(hù)方法分別進(jìn)行電路級(jí)輻射加固，并通過脈沖激光和重離子輻照試驗(yàn)，驗(yàn)證SEL效應(yīng)防護(hù)電路的效果，防護(hù)加固電路與未防護(hù)加固電路的輻照條件相同。圖5、6分別為IDT71V416S和K6R4016V1D進(jìn)行SEL防護(hù)設(shè)計(jì)后，在脈沖激光輻照下，SEL電流的變化曲線。

從圖5a和圖6a可看到，兩種CMOS器件的SEL電流隨限流電阻的增大均不斷減小。圖5a中，當(dāng)限流電阻增加到10 Ω時(shí)，IDT71V416S的鎖定電流從196 mA減小至94 mA，此時(shí)，限流電阻對(duì)器件輸入電壓的分壓為0.35 V，其超出了器件電壓允許的容差范圍，因此限流電阻只能選取8 Ω。圖6a中，限流電阻為150 Ω時(shí)，SEL電流減小的幅度最大，但其對(duì)器件輸入電壓的影響也最大，在器件電壓允許的容差范圍內(nèi)，限流電阻最大只能選取100 Ω。采用電阻限流防護(hù)設(shè)計(jì)后，兩種CMOS器件的閂鎖電流均明顯減小，有效延長(zhǎng)了器件閂鎖到失效的時(shí)間，實(shí)現(xiàn)了閂鎖效應(yīng)的加固，但其仍未退出閂鎖狀態(tài)。

圖5 電阻限流防護(hù)(a)和恒流源防護(hù)(b)后IDT71V416S SEL電流隨時(shí)間的變化

圖6 電阻限流防護(hù)(a)和恒流源防護(hù)(b)后K6R4016V1D SEL電流隨時(shí)間的變化

進(jìn)行恒流源限流SEL效應(yīng)防護(hù)加固后，兩種CMOS器件SEL電流的變化曲線示于圖5b、6b。IDT71V416S和K6R4016V1D器件的SEL電流較防護(hù)設(shè)計(jì)前的小，且在很短的時(shí)間內(nèi)可恢復(fù)到正常工作時(shí)的電流值，此時(shí)器件工作正常。這表明在進(jìn)行恒流源限流防護(hù)設(shè)計(jì)后，在相同輻照條件下，雖然器件此時(shí)形成了閂鎖通道，但由于限制了電路電流的變化，使得器件閂鎖狀態(tài)不能保持，最終退出了閂鎖狀態(tài)。

圖7為采用重離子輻照時(shí)，采用限流電路防護(hù)方法前、后IDT71V416S器件SEL電流的變化趨勢(shì)。輻照試驗(yàn)采用北京大學(xué)重離子物理研究所25 MeV、束流強(qiáng)度108cm-2·s-1的12C離子。被測(cè)器件經(jīng)正面開封裝處理。由圖7可見，未采用SEL效應(yīng)防護(hù)時(shí)，器件出現(xiàn)閂鎖效應(yīng)，SEL電流瞬間增大至200 mA。進(jìn)行恒流源限流防護(hù)設(shè)計(jì)后，在相同的輻照條件下，器件未出現(xiàn)閂鎖效應(yīng)。這表明恒流源限流防護(hù)電路對(duì)SEL效應(yīng)起到了較好的防護(hù)作用。

圖7 IDT71V416S SEL電流隨輻照時(shí)間的變化

2.3 試驗(yàn)結(jié)果分析

體硅CMOS器件中固有的寄生雙極性晶體管結(jié)構(gòu)是導(dǎo)致SEL效應(yīng)的根源，圖8為CMOS器件中寄生的NPN和PNP雙極晶體管。離子入射觸發(fā)寄生雙極晶體管導(dǎo)通，形成正反饋電流回路，進(jìn)而導(dǎo)致SEL效應(yīng)。不同規(guī)模的CMOS電路其SEL效應(yīng)產(chǎn)生的機(jī)制是相同的，主要的區(qū)別在于器件工作電流與閂鎖維持電流不同(通常大規(guī)模CMOS器件的工作電流可達(dá)100 mA，中小規(guī)模的CMOS器件工作電流為幾mA至幾十mA)。因此，本文基于CMOS器件SEL效應(yīng)觸發(fā)條件，以兩種CMOS SRAM器件為例進(jìn)行防護(hù)電路設(shè)計(jì)及試驗(yàn)驗(yàn)證，所設(shè)計(jì)的CMOS器件電路級(jí)閂鎖防護(hù)電路具有普適性。

圖8 CMOS器件寄生雙極晶體管剖面圖

由兩種CMOS SRAM器件SEL的響應(yīng)特性可知，CMOS器件SEL響應(yīng)特性與外部供應(yīng)電源、器件的電路設(shè)計(jì)及制造工藝等相關(guān)。大量研究[11-12]表明，器件的閂鎖電流隨外部供應(yīng)電壓和器件工藝尺寸的增大而增大，這可能是在外部供應(yīng)電壓同為3.3 V時(shí)，造成0.18 μm K6R4016V1D的閂鎖電流幅值較0.13 μm IDT71V416S大的主要原因。而CMOS器件閂鎖維持電流(電壓)主要受器件內(nèi)部工藝設(shè)計(jì)(阱電阻率和阱接觸到源漏區(qū)的距離)的影響，阱電阻率越大，阱接觸離源漏的距離越遠(yuǎn)，器件對(duì)閂鎖越敏感，相應(yīng)退出閂鎖狀態(tài)的電壓就越低。

通過兩種SEL效應(yīng)防護(hù)電路的輻照驗(yàn)證試驗(yàn)可發(fā)現(xiàn)，在CMOS器件I/O端串聯(lián)大阻值限流電阻雖能更好地降低SEL電流的幅值，但其影響了器件的正常工作。選擇合適的限流電阻能有效降低SEL閾值，但不能避免進(jìn)入閂鎖狀態(tài)。相關(guān)研究[12]表明，現(xiàn)代CMOS工藝器件通常具有電壓轉(zhuǎn)換電路和片上電容，在I/O 端串聯(lián)電阻的限流效果受到器件內(nèi)部轉(zhuǎn)換電路和片上電容充放電的影響，這亦是電阻限流方法不能避免器件進(jìn)入閂鎖狀態(tài)的主要原因。

與電阻限流SEL效應(yīng)防護(hù)方法相比，恒流源限流防護(hù)電路通過獨(dú)立的電路控制電源供應(yīng)電流的大小，受器件內(nèi)部電壓轉(zhuǎn)換電路的影響較小，其不但降低了SEL電流的幅值，而且自動(dòng)退出了閂鎖狀態(tài)，能有效對(duì)CMOS電路閂鎖效應(yīng)進(jìn)行防護(hù)。在實(shí)際工程應(yīng)用中，器件I/O 端串聯(lián)電阻還會(huì)帶來發(fā)熱問題，因此，選取串聯(lián)電阻時(shí)應(yīng)考慮其引入的發(fā)熱是否對(duì)電路有影響。恒流源限流電路的設(shè)計(jì)應(yīng)盡量選用電阻、電容及晶體管等對(duì)SEL效應(yīng)不敏感的元件，避免恒流源限流防護(hù)電路自身引入的閂鎖問題。

3 結(jié)論

通過本文的研究，可得出以下結(jié)論。

1) 器件工作電流I與閂鎖維持電流IL是設(shè)計(jì)限流電阻阻值和恒流源電流大小的關(guān)鍵。

2) 電阻限流防護(hù)電路中串聯(lián)電阻的取值范圍在VDD/IL和ΔV/I之間時(shí)能較好地減緩SEL效應(yīng)。

3) 當(dāng)器件工作電流和閂鎖維持電流相差不大時(shí)，在電源輸入端串聯(lián)限流電阻易影響器件的正常工作。

4) 與電阻限流SEL效應(yīng)防護(hù)方法相比，恒流源限流防護(hù)電路不但降低了SEL電流的幅值，而且自動(dòng)退出了閂鎖狀態(tài)，能有效實(shí)現(xiàn)CMOS器件電路級(jí)閂鎖效應(yīng)的防護(hù)。

5) 實(shí)際工程應(yīng)用中，恒流源限流防護(hù)電路盡量選用電阻、電容及晶體管等對(duì)SEL效應(yīng)不敏感的元件，以增加恒流源限流防護(hù)電路自身的抗SEL性能。

參考文獻(xiàn)：

[1] SCHWANK J R, SHANEYFELT M R, DODD P E. Radiation hardness assurance testing of microelectronic devices and integrated circuits: Test guideline for proton and heavy ion single-event effects[R]. Albuquerque, New Mexico: Sandia National Laboratories, 2008.

[2] FELIX J A, SCHWANK J R, SHANEYFELT M R, et al. Test procedures for proton-induced single event latch-up in space environments[J]. IEEE, 2008, 55(4): 2 161-2 165.

[3] BECKER H N, MIYAHIRA T F, JOHNSTON A H. Latent damage in CMOS devices from single-event latch-up[J]. IEEE Trans Nucl Sci, 2002, 49(6): 3 009-3 015.

[4] THOMAS P E, BENEDETTO J M. Extreme latch-up susceptibility in modern commercial-off-the-shelf (COTS) monolithic 1M and 4M CMOS static random-access memory (SRAM) devices[C]∥IEEE Radiation Effects Data Workshop. [S. l.]: IEEE, 2005: 1-7.

[5] JOHNSTON A H, BAZE M P. Experimental methods for determining latch-up paths in integrated circuits[J]. IEEE Trans Nucl Sci, 1990, NS-32(6): 4 260-4 265.

[6] BRUGUIER G, PALAU J M. Single particle induced latch-up[J]. IEEE Trans Nucl Sci, 1996, 43(2): 522-532.

[7] PUCHNER H, KAPRE R, SHARIFZADEH S, et al. Elimination of single event latch-up in 90 nm SRAM technologies[C]∥IEEE 44th Annual International Reliability Physics Symposium. San Jose: IEEE, 2005: 721-722.

[8] SCHROEDER J, OCHOA E, DRESENDORFER P V. Latch-up elimination in bulk CMOS LSI circuits[J]. IEEE Trans Nucl Sci, 1980, NS-27(6): 1 735-1 738.

[9] 韓建偉，張振龍，封國強(qiáng)，等. 利用脈沖激光開展的衛(wèi)星用器件和電路單粒子效應(yīng)試驗(yàn)[J]. 航天器環(huán)境工程，2009，26(2)：125-129.

HAN Jianwei, ZHANG Zhenlong, FENG Guoqiang, et al. Single event effect experiment for devices and circuits aboard on satellite using pulsed laser[J]. Spacecraft Environment Engineering, 2009, 26(2): 125-129(in Chinese).

[10] 黃建國，韓建偉. 脈沖激光模擬單粒子效應(yīng)的等效LET計(jì)算[J]. 中國科學(xué):G輯，2004，34(6)：601-609.

HUANG Jianguo, HAN Jianwei. Calculation of LET in SEE simulation by pulsed laser[J]. Science in China: Series G, 2004, 34(6): 601-609(in Chinese).

[11] HARGROVE M J, VOLDMAN S, BROWN I, et al. Latchup in CMOS technology[C]∥IEEE 36th Annual International Reliability Physics Symposium. Reno: IEEE, 1998: 269-278.

[12] STEVEN H V. CMOS latch-up[M]. England: John Wiley & Sons Inc., 2008.