王敏妲，孫建潔，陳海峰

（1.江南大學(xué)物聯(lián)網(wǎng)學(xué)院，江蘇 無錫 214035；2.中國電子科技集團(tuán)公司第58研究所，江蘇 無錫 214035）

1 引言

隨著半導(dǎo)體技術(shù)的不斷發(fā)展，電路規(guī)模不斷擴(kuò)大，器件特征尺寸不斷減小，使得互聯(lián)線電阻對電路性能的影響越來越重要。重?fù)诫s的多晶硅由于自身雜質(zhì)固溶度的限制，使得RC延時變長從而限制了特征尺寸的進(jìn)一步減小。為了克服這一限制，發(fā)展了低電阻率的硅化物工藝[1]。CMOS超大規(guī)模集成電路的關(guān)鍵就是降低源漏區(qū)與柵電極的寄生電阻，而自對準(zhǔn)硅化鈦工藝可以在有效降低電阻的同時保存基本的多晶硅柵MOS結(jié)構(gòu)[2]。

但是在實際半導(dǎo)體工藝流程中，由于受到光刻設(shè)備工藝能力的限制，0.6 μm及以下工藝的多晶柵條上套刻精度無法保證。這導(dǎo)致了后續(xù)源漏注入劑量在多晶柵上有所偏差，工藝容寬較小，影響了后續(xù)TiSi在多晶柵上的生長，從而導(dǎo)致多晶柵電阻異常。本文通過在多晶柵上增加一層SiN掩蔽層的方法，不改變原有源漏注入劑量，使多晶柵的摻雜劑量穩(wěn)定，保證了后續(xù)TiSi生長，得到穩(wěn)定而較低的多晶柵電阻。

2 實驗

首先，對現(xiàn)有的多晶柵TiSi工藝進(jìn)行一個簡單的介紹。

圖1 現(xiàn)有多晶柵工藝時N+S/D注入

由圖1所示，多晶柵為P注入2.2×1015的注入重?fù)诫s，N+S/D注入光刻時需要對多晶柵進(jìn)行完全的遮掩，但是由于該種多晶柵條為單獨存在的單元細(xì)條，目前在線光刻機工藝能力較弱，無法保證套刻精度要求，可能會存在部分區(qū)域的裸露，導(dǎo)致N+S/D注入進(jìn)入到多晶柵中，導(dǎo)致多晶柵形成表面重?fù)诫s。由理論得知，TiSi的生長與襯底的摻雜濃度相關(guān)，特別是界面處濃度，摻雜濃度越大，TiSi的生長越困難，甚至可能導(dǎo)致無法生長。

圖2 N+S/D注入光刻有0.1 μm套刻偏差

圖3 N+S/D注入光刻有0.2 μm套刻偏差

由圖2所示，當(dāng)源漏注入As時，光刻套刻偏差較好，光刻的套刻偏差為0.1 μm，多晶柵條寬為0.6 μm，假設(shè)注入沒有發(fā)生偏差，7°角注入，注入的雜質(zhì)總量為：P 2.2×1015+ As 0.83×1015（1/6×5×Sin83=0.83），多注入0.83×1015；由圖3所示，當(dāng)源漏注入As時，光刻套刻偏差較差，光刻的套刻偏差為0.2 μm，多晶柵條寬為0.6 μm，假設(shè)注入沒有發(fā)生偏差，7°角注入，注入的雜質(zhì)總量為：P 2.2×1015+As 1.65×1015（2/6×5×Sin83=0.83），多注入1.65×1015。由此得知，不計入注入劑量的偏差，單單是光刻套刻偏差所引起的摻雜劑量就可以達(dá)到×1015級，這對后續(xù)TiSi在多晶柵上的生長是致命的。

由于該步驟的光刻受到設(shè)備硬件的限制，無法從光刻改進(jìn)，需要尋找其他步驟來避免N+S/D注入對多晶柵的影響。本文采用掩蔽層來防止N+S/D注入。作為掩蔽層材料，LPCVD SiN和熱氧SiO2是最為常見的2種。這里選擇LPCVD SiN作為掩蔽層。由于LPCVD SiN對多晶有較高的腐蝕選擇比，后續(xù)可以使用濕法腐蝕，這樣就大大降低了優(yōu)化的成本。由于該掩蔽層在多晶后直接生長，會對后續(xù)的多晶柵注入進(jìn)行一定的阻擋，因此必須選擇一個合理的厚度。如表1所示，根據(jù)注入機注入原理和仿真[3]，在達(dá)到40 nm左右基本可以阻擋95%的N+S/D As注入劑量而保留80%的多晶柵P注入劑量。因此選擇40 nm LPCVD SiN作為最終的掩蔽層，并且在源漏注入后利用濕法腐蝕去除。

表1 As注入和P注入在不同SiN厚度掩蔽層下的穿透率

圖4 實驗設(shè)計的3種不同結(jié)構(gòu)的N+S/D注入情況

實驗設(shè)計如圖4所示，在PCM測試區(qū)存在3個多晶柵電阻測試區(qū)域，（a）為N+S/D注入時多晶柵完全被光刻膠擋住，N+S/D不注入到多晶柵區(qū)域；（b）為N+S/D注入時多晶柵一半被光刻膠擋住，N+S/D半注入到多晶柵區(qū)域；（c）為N+S/D注入時多晶柵完全裸露，N+S/D全注入到多晶柵區(qū)域。此外，我們也對多晶柵注入的劑量進(jìn)行了拉偏，從2.5×1015～4.5×1015分為5步，觀察增加掩蔽層后多晶柵注入劑量對后續(xù)TiSi生長的影響。

3 實驗結(jié)果與分析

實驗結(jié)果如圖5所示，（a）、（b）、（c）三種情況下多晶柵測試電阻表明，增加了40 nm LPCVD SiN掩蔽層后，只要多晶柵注入的劑量不超過4×1015，N+S/D注入劑量的影響可以忽略不計，不會對后續(xù)TiSi的生長產(chǎn)生影響，并且多晶柵注入的劑量從2.5×1015～4×1015都是可以接受的，多晶柵注入的工藝容寬變得很大。

4 總結(jié)

本文通過在多晶柵上增加一層LPCVD SiN掩蔽層，避免了由于N+S/D注入時光刻套刻偏差引入的注入劑量偏差，從而削弱了多晶柵界面的重?fù)诫s影響，使得后續(xù)多晶柵上TiSi的生長更好更穩(wěn)定。利用該種掩蔽層的方法，優(yōu)點有3點：

（1）LPCVD SiN對多晶有較高的選擇比，后續(xù)可以使用濕法腐蝕，成本較低；（2）源漏注入的條件不用更改；（3）多晶柵注入的可調(diào)節(jié)劑量范圍可以大大增加，可以更好地保持重?fù)诫s多晶柵特性。

當(dāng)然，由于工藝更改，該種方法也導(dǎo)致了一些其他問題：

（1）多晶上增加了LPCVD SiN掩蔽層，多晶光刻需要考慮頂部抗反射層；

（2）濕法腐蝕去LPCVD SiN后發(fā)現(xiàn)多晶柵表面有零星圈狀缺陷出現(xiàn)，需要濕法進(jìn)行工藝優(yōu)化。這些問題需要在后續(xù)的工藝開發(fā)中繼續(xù)優(yōu)化。

[1]王大海，萬春明，徐秋霞.自對準(zhǔn)硅化物工藝研究[J].微電子學(xué)，2004,34（6）.

[2]Ng K-K，Lynch W-T.Analysis of the gate-voltagedependent series resistance on MOSFET’s [J].IEEE Trans Elec,1986,33（7）：965-972.

[3]EATON NV-1080 SYSTEM AND & OPERATION[Z].