燕英強(qiáng)，吉 勇，明雪飛

（中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫 214035）

1 引言

TSV（Through Silicon Via，硅通孔）技術(shù)可實(shí)現(xiàn)芯片與芯片間垂直疊層互連，無(wú)需引線鍵合，有效縮短互連線長(zhǎng)度，減少信號(hào)傳輸延遲和損失，提高信號(hào)速度和帶寬，降低功耗和封裝體積，是實(shí)現(xiàn)多功能、高性能、高可靠且更輕、更薄、更小的半導(dǎo)體系統(tǒng)級(jí)封裝的有效途徑之一[1～4]。

TSV工藝分前通孔和后通孔，但具有相同的關(guān)鍵技術(shù)：通孔制作、通孔薄膜淀積技術(shù)、通孔填充、銅化學(xué)機(jī)械研磨、超薄晶圓減薄、芯片/晶圓疊層鍵合。

2 通孔制作技術(shù)

制作TSV通孔的方法主要有：激光鉆孔（Laser Drill）、深反應(yīng)離子刻蝕（DRIE）等，其工藝特性參見表1[5,6]。

表1 不同通孔制作技術(shù)特點(diǎn)

2.1 激光鉆孔技術(shù)

激光鉆孔技術(shù)是利用激光的局部超高溫度使材料汽化而形成通孔。激光鉆孔技術(shù)無(wú)需掩模材料，一次性穿透芯片表面絕緣層、金屬層和硅基體，形成TSV通孔；且激光鉆孔技術(shù)可形成側(cè)壁傾斜的通孔（圖1），利于側(cè)壁鈍化層或種子層薄膜淀積和電鍍填充。

但激光鉆孔也有其缺點(diǎn)和不足[7]，參見圖2，無(wú)法滿足未來更小孔徑、高深寬比TSV通孔制作：（1）硅熔化再快速凝固，易在通孔表面形成球形瘤，通孔內(nèi)壁粗糙度較大，難以淀積連續(xù)絕緣層/種子層；（2）通孔內(nèi)壁亞表面熱損傷較大（圖2），影響填充后孔的可靠性；（3）制作通孔尺寸精確度＜5 μm。

目前，激光鉆孔技術(shù)可以加工直徑10 μm的通孔，但只適用于直徑大于25 μm的硅通孔商用加工[6]。隨著通孔直徑逐漸減小，為提高通孔精度和熱損傷，UV（紫外）激光已取代紅外激光。激光鉆孔技術(shù)需要重點(diǎn)解決機(jī)械裝置移動(dòng)精度低、可重復(fù)性低及生產(chǎn)效率低、降低亞表面熱損傷等問題。

2.2 深反應(yīng)離子刻蝕

深反應(yīng)離子刻蝕，采用“博世”深孔刻蝕工藝。在每個(gè)刻蝕/鈍化循環(huán)周期中，暴露的硅被SF6各向同性刻蝕，再通過C4F8在通孔內(nèi)壁淀積一層聚合物保護(hù)層，然后聚合物被分解去除，暴露的硅再被蝕刻，周而復(fù)始快速循環(huán)切換刻蝕和鈍化，直至通孔達(dá)到工藝要求而結(jié)束。在每個(gè)刻蝕周期中都會(huì)在通孔側(cè)壁上留下扇貝狀的起伏，見圖3。

深反應(yīng)離子刻蝕技術(shù)必須借助厚膜光刻技術(shù)，在晶圓表面預(yù)先形成通孔圖形，利用晶圓材質(zhì)與掩模材料的不同刻蝕速率（刻蝕比＞50:1），形成垂直通孔，其具有以下特點(diǎn)：（1）通孔直徑≤10 μm，深寬比大于10:1；（2）通孔側(cè)壁呈垂直或較小錐度，利于深孔金屬填充；（3）通孔側(cè)壁要足夠光滑，扇貝尺寸≤100 nm，確保獲得連續(xù)的金屬膜層；（4）通孔側(cè)壁無(wú)熱損傷區(qū)，提高通孔可靠性。

常用填充金屬銅膨脹系數(shù)遠(yuǎn)大于硅、砷化鎵等材料而易導(dǎo)致可靠性問題。為提高可靠性，TSV通孔直徑越小越好，應(yīng)小于10 μm，只有深反應(yīng)離子刻蝕滿足此需求，將成為硅通孔制作技術(shù)的必然選擇和主流技術(shù)。

3 通孔側(cè)壁薄膜淀積技術(shù)

完成金屬填充前必須淀積絕緣層，隔斷填充金屬和硅本體材料的電導(dǎo)通。接著淀積粘附/擴(kuò)散阻擋層和種子層金屬。粘附/擴(kuò)散阻擋層阻擋填充金屬向絕緣層和本體材料擴(kuò)散，同時(shí)與絕緣層和種子層具有良好的粘附性。

3.1 通孔側(cè)壁絕緣層淀積技術(shù)

通孔內(nèi)絕緣層材料有硅氧化物、硅氮化物、聚合物等。不同絕緣層，需要不同淀積技術(shù)，如表2。PECVD技術(shù)淀積速率高，工藝溫度最低且膜層覆蓋能力強(qiáng)，廣泛應(yīng)用于淀積SiO2、Si3N4等絕緣層材料。真空氣相淀積Parylene作為硅通孔側(cè)壁絕緣層，在TSV工藝中也獲得廣泛使用。

表2 通孔側(cè)壁絕緣層淀積技術(shù)

3.2 通孔側(cè)壁粘附/擴(kuò)散阻擋層及種子層金屬淀積技術(shù)

通常TSV工藝采用電鍍銅工藝進(jìn)行通孔填充。Cu在SiO2介質(zhì)中擴(kuò)散速度很快，易使其介電性能嚴(yán)重退化；Cu對(duì)半導(dǎo)體的載流子具有很強(qiáng)的陷阱效應(yīng)，Cu擴(kuò)散到半導(dǎo)體本體材料中將嚴(yán)重影響半導(dǎo)體器件電性特征；Cu和SiO2的粘附強(qiáng)度較差，必須在二者中間淀積一層Ta、TaN/Ta、TiN、TiW、Cr、Ti等擴(kuò)散阻擋層，防止銅擴(kuò)散并提高種子層的粘附強(qiáng)度。常用淀積技術(shù)見表3。

通常TSV硅通孔深寬比大于7:1，甚至達(dá)到12:1～15:1。常規(guī)磁控濺射技術(shù)難以在高深寬比通孔側(cè)壁上淀積連續(xù)的金屬層，設(shè)備廠商開發(fā)了高離子化金屬等離子磁控濺射技術(shù)。

表3 通孔側(cè)壁粘附/擴(kuò)散阻擋層及種子層金屬淀積技術(shù)

如圖4，高離子化金屬等離子磁控濺射技術(shù)，使用高峰值功率（幾兆瓦）的直流脈沖功率電源能夠產(chǎn)生比常規(guī)磁控濺射技術(shù)更高的等離子體密度、更高的淀積速率。同時(shí)晶圓被施加較高的負(fù)DC偏壓，將金屬離子以具有比非離子化金屬更高的動(dòng)量和方向性吸引到高深寬比通孔內(nèi)，能夠?qū)⒔饘購(gòu)耐椎撞吭贋R射到通孔側(cè)壁上，將金屬?gòu)纳刃尾鄣南卤砻嬖贋R射到受屏蔽的扇形槽上表面，從而產(chǎn)生電鍍所需的致密、連續(xù)的粘附/擴(kuò)散阻擋層和種子層金屬[8,9]。

4 TSV通孔填充技術(shù)

Cu電阻率（1.678 μΩ·cm）較小，成為TSV通孔填充材料首選。通孔銅填充技術(shù)有磁控濺射、CVD、ALD（原子層淀積）、電鍍等，由于電鍍成本更低且淀積速度更快，銅電鍍工藝成為TSV通孔填充首選。

均勻銅電鍍技術(shù)已經(jīng)被廣泛應(yīng)用于低成本圓片級(jí)封裝，電鍍時(shí)通孔側(cè)壁和底部均勻生長(zhǎng)，凸出位置生長(zhǎng)速度更快。如被用于深孔填充，底部未完成填充時(shí)通孔開口可能已封閉，就會(huì)形成電鍍空洞。顯然均勻電鍍工藝不適用于小孔徑、高深寬TSV深孔填充。為滿足無(wú)孔洞銅電鍍，開發(fā)了“自底向上”電鍍工藝。

“自底向上”電鍍技術(shù)，電鍍時(shí)抑制通孔外表面的沉積速率而加速通孔內(nèi)部的沉積，通過開發(fā)特殊電鍍添加劑和電鍍?cè)O(shè)備結(jié)構(gòu)、電場(chǎng)的特殊設(shè)計(jì)等技術(shù)手段來實(shí)現(xiàn)[10]，參見圖5。

（1）強(qiáng)吸附力抑制劑，覆蓋在銅表面的原子位置來抑制表面銅沉積；（2）加速劑成份來抵消抑制劑的作用來加速通孔底部銅的沉積速率；（3）整平劑和/或增亮劑，抑制表面曲率分布引起的高電場(chǎng)區(qū)域的沉積，抑制凸出表面位置的快速成核；（4）加速劑成份在通孔底部聚集來抵消抑制劑的作用來加速通孔底部銅的沉積速率；（5）優(yōu)化結(jié)構(gòu)、電場(chǎng)特殊設(shè)計(jì)減小流體邊界層厚度，減小加速劑在晶圓表面的濃度，降低銅淀積速率；（6）采用周期脈沖反向電流進(jìn)行電鍍，抑制通孔內(nèi)壁尖銳表面生長(zhǎng)[11]。

5 銅化學(xué)機(jī)械研磨技術(shù)

TSV工藝中，完成通孔銅電鍍后，晶圓表面也淀積了一層較厚的不均勻銅層，晶圓/芯片Cu-Cu等金屬疊層鍵合凸點(diǎn)表面需要較好的表面粗糙度和平坦度，都需要采用CMP技術(shù)去除多余銅并平坦化。銅CMP技術(shù)主要包括兩個(gè)過程：（1）堿性拋光液中的氧化劑與Cu表面進(jìn)行化學(xué)反應(yīng)生成CuO和Cu2O，螯合劑使Cu2+或Cu+轉(zhuǎn)化為極穩(wěn)定的可溶螯合物進(jìn)入溶液；（2）在磨盤、拋光墊及研磨料的作用下，化學(xué)反應(yīng)的產(chǎn)物被研磨下來并被拋光液帶離拋光表面，使未反應(yīng)的表面重新裸露出來。以上過程循環(huán)進(jìn)行，直到平坦度及厚度滿足要求。

TSV工藝需要去除更多的Cu才可達(dá)到平坦化工藝要求。提高銅去除速率、同時(shí)減小碟形坑（Dishing）和侵蝕（Erosion）效應(yīng)成為銅CMP的研究重點(diǎn)。需要開發(fā)新的Cu拋光液、拋光墊、CMP設(shè)備來降低Dishing和Erosion效應(yīng)，提高銅CMP的平整性[12,13]。

6 超薄晶圓減薄技術(shù)

3D-TSV封裝技術(shù)需要將晶圓/芯片進(jìn)行多層疊層鍵合，同時(shí)還必須滿足總封裝厚度要求，必須對(duì)晶圓厚度減薄至30～100 μm。傳統(tǒng)單一晶圓減薄技術(shù)（表4）無(wú)法滿足工藝要求，需要開發(fā)超薄晶圓減薄技術(shù)。

當(dāng)晶圓減薄至30 μm極限厚度時(shí)，要求表面和亞表面損傷盡可能小，一般采用機(jī)械磨削+CMP、機(jī)械磨削+濕式刻蝕、機(jī)械磨削+干法刻蝕、機(jī)械磨削+干式拋光等四種減薄工藝方案。

表4 晶圓減薄技術(shù)

150 mm、200 mm、300 mm尺寸晶圓減薄至150 μm時(shí)就會(huì)變得柔韌而容易變形或翹曲，為下步工序操作帶來困難。目前業(yè)界的主流解決方案是采用一體機(jī)思路：將圓片的磨削、拋光、保護(hù)膜去除、劃片膜粘貼等工序集合在一臺(tái)設(shè)備內(nèi)，圓片從磨片一直到粘貼劃片膜為止始終被吸在真空吸盤上，始終保持平整狀態(tài)，從而解決了工序間超薄晶圓搬送的難題。

業(yè)界開發(fā)了晶圓臨時(shí)鍵合技術(shù)，解決了厚度小于150 μm晶圓柔軟而不易后續(xù)工藝操作的技術(shù)難題。晶圓臨時(shí)鍵合技術(shù)，采用臨時(shí)鍵合材料將晶圓預(yù)先鍵合到載片上，然后完成減薄或后續(xù)工序，再將減薄的晶圓與載片剝離。其關(guān)鍵技術(shù)是臨時(shí)鍵合材料。目前，臨時(shí)鍵合材料主要靠加熱或UV固化進(jìn)行臨時(shí)鍵合，然后用加熱、激光、化學(xué)、機(jī)械力解除鍵合。主要鍵合材料及特性參見表5[14]。

表5 臨時(shí)鍵合材料及特性

7 芯片/晶圓疊層鍵合技術(shù)

3D-TSV封裝技術(shù)需要將不同材料、不同種類、不同尺寸的裸芯片在垂直方向進(jìn)行疊層鍵合，實(shí)現(xiàn)機(jī)械和電氣互連。

根據(jù)鍵合材料不同，主要有硅熔融鍵合、金屬熱壓鍵合、共晶鍵合、聚合物鍵合等，參見表6[14～17]。硅熔融鍵合溫度較高、工藝條件苛刻；聚合物鍵合熱穩(wěn)定性較差，較少用于3D-TSV封裝，金屬熱壓鍵合、共晶鍵合與現(xiàn)有半導(dǎo)體封裝工藝設(shè)備兼容而被廣泛采用。

表6 鍵合技術(shù)及工藝特點(diǎn)

8 3D-TSV封裝技術(shù)應(yīng)用

目前，3D-TSV系統(tǒng)封裝技術(shù)主要應(yīng)用于圖像傳感器、轉(zhuǎn)接板、存儲(chǔ)器、邏輯處理器+存儲(chǔ)器、移動(dòng)電話RF模組、MEMS晶圓級(jí)三維封裝，見表7。

表7 3D-TSV封裝技術(shù)典型應(yīng)用案例

[1]童志義.3D IC集成與硅通孔（TSV）互連[J].電子工業(yè)專用設(shè)備，2009,170（3）：27-34.

[2]趙璋，童志義.3D-TSV技術(shù)——延續(xù)摩爾定律的有效通途[J].電子工業(yè)專用設(shè)備，2011,194：27-34.

[3]Jet Propulsion Laboratory California Institute of Technology Pasadena [C].NASA 2009 Body of Knowledge（BoK）：Through-Silicon Via Technology.

[4]陳海英.芯片級(jí)三維集成前景光明[J].混合微電子技術(shù)，2010,7（2-3）：111-115.

[5]封國(guó)強(qiáng)，蔡堅(jiān)，王水弟.硅通孔互連技術(shù)的開發(fā)與應(yīng)用[J].中國(guó)集成電路，2007,3：5.

[6]詹印豐，顏錫鴻，許明哲.TSV制程技術(shù)整合分析[J].半導(dǎo)體科技，2010,5.

[7]Ralf RIESKE,René LANDGRAF,Klaus-Jürgen WOLTER.Novel Method for Crystal Defect Analysis of Laser Drilled TSVs [C].2009 Electronic Components and Technology Conference.

[8]Mohamed Elghazzali,Jürgen Weichart.Highly Ionized Sputtering for TSV-Lining [C].IMAPS 2010-43rd international Symposium on Microelectronics.

[9]Peijun Ding，Ling Chen etc.Cu Barrier/Seed Technology Development for Sub-0.10 Micron Copper Chips [J].Appied Material.

[10]Arthur Keigle,Zhen Liu,Johannes Chius.優(yōu)化的填充工藝降低成本[J].封裝與測(cè)試.

[11]Min Miao,Yufeng Jin,Longguang liao,etc.Research on Deep RIE-based Through-Si-Via Micromachining for 3-D System-in-package Integration [C].Proceedings of the 2009 4th IEEE international Conference on Nano/Micro Engineered and Molecular Systems January5-8,2009.

[12]李佩，汪輝，周華.銅互連CMP碟形缺陷及銅殘留的研究[EB/OL].工藝與制造，維普資訊， http://www.cqvip.com

[13]趙超榮，杜寰，劉夢(mèng)新，韓鄭生.Cu互連及其關(guān)鍵工藝技術(shù)研究現(xiàn)狀[EB/OL].趨勢(shì)與展望，維普資訊，http://www.cqvip.com

[14]Shari Farrens.晶片級(jí)鍵合技術(shù)最新發(fā)展[EB/OL].SUSS MicroTec.www.suss.com/tec_library

[15]Stefan Pargfrieder,Paul Kettner,Mark Privett,Jack Ting.Temporary Bonding and De-Bonding Enabling TSV Formation and 3D Integration for Ultra-thin Wafers [C].2008 10th Electronics Packaging Technology Conference.

[16]Shari Farrens.用于3D集成中的晶圓和芯片鍵合技術(shù)[J].電子工業(yè)專用設(shè)備，2010.

[17]By Silke H,Christiansen,Rajendra Singh,Ulrich Gosele.Wafer Direct Bonding：From Advanced Substrate Engineering to Future Applications in Micro/Nanoelectronics[J].Proceedings of the IEEE,2006,94（12）.