吳建偉，謝儒彬，顧 祥，劉國柱

（中國電子科技集團(tuán)公司第58研究所，江蘇 無錫 214035）

1 引言

絕緣體上硅（SOI，Silicon-on-Insulator）技術(shù)是在傳統(tǒng)硅襯底表面下引入一層絕緣層，通常是SiO2。SOI技術(shù)作為一種全介質(zhì)隔離技術(shù)，有著許多體硅技術(shù)不可比擬的優(yōu)越性，相對于體硅工藝，SOI技術(shù)具有集成度高、速度快、抗干擾能力強(qiáng)的特點(diǎn)[1]。由于SOI CMOS電路實(shí)現(xiàn)了完全的介質(zhì)隔離，PN結(jié)面積小，因此，SOI電路在抗單粒子事件、瞬時輻射等方面有著突出優(yōu)勢，遠(yuǎn)高于體硅CMOS電路[2,3]。但是，由于在SOI CMOS電路中埋氧層的存在，使得SOI CMOS電路在抗總劑量方面反而不如體硅有優(yōu)勢，輻射會在隱埋氧化層中產(chǎn)生電流，同時還會形成埋氧化層-硅界面陷阱，因此，SOI器件的抗總劑量輻射能力比體硅要差。為了提高SOI電路的抗總劑量輻射能力，采用抗總劑量加固技術(shù)[4]，對SOI材料中的SiO2埋層進(jìn)行加固，實(shí)驗(yàn)證明，經(jīng)過加固后的SOI器件抗總劑量輻射能力可以達(dá)到1 M rad（Si）[5]。

電路的可靠性是研究與生產(chǎn)過程中一個重要的環(huán)節(jié)，隨著器件尺寸的不斷減小，相關(guān)可靠性方面的問題愈顯突出，抗輻射可靠性僅是針對抗輻射電路的一個比較重要的因素，與此同時，柵氧質(zhì)量也是集成電路研究中值得關(guān)注的問題[6,7]。目前的研究大部分針對體硅器件的柵氧可靠性，對于SOI器件的柵氧可靠性問題研究并不全面，特別是抗總劑量輻射埋氧加固工藝對器件柵氧可靠性的影響這一問題，研究的并不深入。因此，有必要針對抗總劑量輻射埋氧加固SOI器件的柵氧可靠性做詳細(xì)的研究。

2 實(shí)驗(yàn)

介質(zhì)按照擊穿時的情況，通?？煞譃樗矔r擊穿與經(jīng)時擊穿[8]。瞬時擊穿是指電壓一加上去，電場強(qiáng)度達(dá)到或超過該介質(zhì)材料所能承受的臨界場強(qiáng)，介質(zhì)中產(chǎn)生的大電流使得介質(zhì)瞬間擊穿，又稱為本征擊穿。在實(shí)際柵氧化層中，某些局部位置厚度較薄，從而導(dǎo)致局部場強(qiáng)增強(qiáng)，或者介質(zhì)內(nèi)存在空洞、裂縫等瑕疵，進(jìn)而造成介質(zhì)漏電甚至擊穿。這些由缺陷引起的柵氧問題可在前期老化篩選過程中剔除；經(jīng)時擊穿是指施加的電場低于柵氧的本征擊穿場強(qiáng)，不會引起介質(zhì)的瞬時擊穿，但是經(jīng)過一定時間后則會發(fā)生擊穿，這是由于電場應(yīng)力的作用下，氧化層內(nèi)產(chǎn)生并積累了大量缺陷，從而導(dǎo)致了柵氧擊穿，這是考核柵氧質(zhì)量的一個重要方面。

柵氧層經(jīng)時擊穿的過程可以大致分為兩個階段，第一階段是在電場應(yīng)力作用下，柵氧層內(nèi)部及SiO2-Si界面處發(fā)生缺陷積累，積累的缺陷達(dá)到一定程度后，使局部區(qū)域的電場強(qiáng)度達(dá)到臨界值，進(jìn)而轉(zhuǎn)入第二階段；第二階段是在熱、電正反饋?zhàn)饔孟?，迅速使得柵氧層擊穿?/p>

對于電場應(yīng)力作用下柵氧層及界面處產(chǎn)生的陷阱，一般都認(rèn)為是由電荷引起的，但具體的模型尚無定論。雖然到目前為止己經(jīng)有很多研究柵氧可靠性和退化機(jī)理的模型被提出，并且在一定的條件下得到了很好的實(shí)際驗(yàn)證，但是依然沒能非常完美地解釋各種器件特性退化的過程，目前最有影響的是空穴注入擊穿模型[9,10]和電子陷阱產(chǎn)生擊穿模型[11,12]。

2.1 樣品制備

為了更好地研究柵氧層的質(zhì)量，在PCM測試版圖中設(shè)計(jì)了專門用于柵氧質(zhì)量評估的結(jié)構(gòu)，它是由P-well、柵氧、多晶硅所組成的柵氧電容結(jié)構(gòu)，如圖1所示，電容面積為75 μm×700 μm。

圖1 柵氧測試結(jié)構(gòu)圖

本文所使用的材料片為SOI襯底材料片，材料片參數(shù)如下：P<100>10-20Ω，Top-Si（頂層硅）=235±10 nm，BOX（埋層二氧化硅）=375±10 nm。然后，運(yùn)用離子注入技術(shù)對埋層二氧化硅進(jìn)行加固注入。

制備柵氧測試結(jié)構(gòu)的流程為（如圖2）：（1）一次氧化和一次氮化硅工藝（SiN），光刻有源區(qū)，腐蝕氮化硅后，定義形成場區(qū)；（2）場氧化形成FOX場氧區(qū)域，去掉氮化硅材料，進(jìn)行離子注入形成P阱，形成電容測試結(jié)構(gòu)下電極；（3）生長12.5 nm柵氧層，多晶硅淀積、多晶硅摻雜形成重?fù)诫s多晶硅，通過多晶硅光刻、腐蝕形成多晶硅柵，作為電容測試結(jié)構(gòu)的上電極，淀積LP SiO2350 nm，通過各向異性腐蝕形成側(cè)墻；（4）通過離子注入工藝形成重?fù)诫s區(qū)，用于電學(xué)連接，完成PMD（金屬前介質(zhì)淀積）和接觸孔光刻、腐蝕，形成用于連接重?fù)诫s區(qū)和金屬布線的接觸孔；（5）最后淀積金屬，并進(jìn)行金屬光刻、腐蝕后，形成金屬布線層，合金后完成多晶硅柵和P-well區(qū)域的連接，形成完整的柵氧電容測試結(jié)構(gòu)，以下的測試結(jié)果將基于此結(jié)構(gòu)進(jìn)行測試分析。

2.2 實(shí)驗(yàn)與分析

運(yùn)用上述方法制備的柵氧測試結(jié)構(gòu)，對其評估柵氧質(zhì)量。測試的方法是在柵氧電容的上極板加應(yīng)力，測量電學(xué)參量隨時間的變化。應(yīng)力條件的施加有多種方法，如：恒定電流應(yīng)力（CCS）、恒定電壓應(yīng)力（CVS）、脈沖電壓應(yīng)力（PVS）、掃描應(yīng)力，這里采用的是恒定電壓應(yīng)力法。用恒定電壓法測試柵氧電容結(jié)構(gòu)TDDB的流程如圖3所示。

（1）在設(shè)定應(yīng)力溫度下，將一些初始化即失效的樣品篩選出來；（2）保持應(yīng)力溫度，升到設(shè)定應(yīng)力電壓下，開始恒定電壓測試；（3）持續(xù)偵測柵氧漏電流；（4）判斷器件失效有否，如果暫沒有失效則持續(xù)3、4步驟；（5）判斷失效或達(dá)到預(yù)設(shè)上限時間則進(jìn)入后測試階段，目的是檢查并判斷失效模式；（6）數(shù)據(jù)輸出，記錄失效時間t，完成本次測試。

通過以上測試方法，對采用了抗總劑量輻射加固工藝的柵氧電容結(jié)構(gòu)進(jìn)行TDDB測試，記錄失效時間。根據(jù)JEDEC/FSA Joint Publication No.001的要求，選用測試溫度為125 ℃，評估柵氧電容在高溫下的壽命。

圖4是對柵氧電容施加不同恒定電壓時的測試結(jié)果。從圖上可以看出，當(dāng)樣品施加恒定電壓應(yīng)力時，隨著時間的增加，Ig緩慢下降。當(dāng)達(dá)到某一臨界值的時候，Ig突然上升，樣品擊穿。在測試過程中并沒有觀測到Ig出現(xiàn)飽和的現(xiàn)象，說明在持續(xù)應(yīng)力下，柵氧中不斷有陷阱產(chǎn)生。產(chǎn)生的新陷阱會不斷俘獲電荷，從而導(dǎo)致注入柵氧化層的電流隨時間而改變。對于不同的柵電壓Vg，隨著Vg的增加，擊穿時間Tbd減小。上述現(xiàn)象說明，柵氧的擊穿包含了兩個階段，即形成積累階段和突變階段。

為了更好地研究抗總劑量輻射加固技術(shù)對柵氧質(zhì)量的影響，同時對未使用加固工藝的SOI材料片與體硅片做了柵氧可靠性評估，測試方法如前所述，測試環(huán)境同樣是維持在125 ℃，根據(jù)材料片的不同選取相應(yīng)的應(yīng)力條件。對測試所得的失效時間采用Weibull分布進(jìn)行統(tǒng)計(jì)，取63.2%作為分布的中心值，做出累積失效概率圖，如圖5所示。

取63.2%的值作為評估柵氧壽命的擊穿時間，將柵氧的擊穿時間和電場應(yīng)力強(qiáng)度做散點(diǎn)圖，采用指數(shù)模型進(jìn)行擬合，柵氧的擊穿時間與電場應(yīng)力強(qiáng)度之間呈指數(shù)線性關(guān)系，如圖6所示。通過模型倒推柵氧在5.5 V工作，即電場應(yīng)力在4.4 MV·cm-1的情況下的工作時間，最終得出，加固工藝樣品柵氧壽命為14.65年，未加固SOI工藝樣品柵氧壽命為20.62年，體硅樣品柵氧壽命為355年，均大于10年的壽命時間。

從結(jié)果中可以發(fā)現(xiàn)，體硅樣品的柵氧壽命遠(yuǎn)大于SOI樣品的柵氧壽命，結(jié)合柵氧失效機(jī)理，可以認(rèn)為這是由于在SOI材料片的制備過程中，頂層硅膜受到損傷，引入了更多缺陷造成了最終柵氧質(zhì)量的下降。目前國內(nèi)SOI材料片的制備主要有以下幾種主流的技術(shù)：離子注入注氧隔離技術(shù)（SIMOX）、鍵合減薄技術(shù)（BESOI）、注氫智能剝離技術(shù)（Smart-Cut）和外延層轉(zhuǎn)移技術(shù)（ELTRAN）。其中SIMOX主要采用的方法就是在普通圓片層間注入氧離子，經(jīng)超過1 300 ℃高溫退火后形成隔離層，注入過程中，會在圓片內(nèi)形成氧化物沉淀，同時也會對圓片造成一定的損壞，隨后高溫退火形成二氧化硅絕緣層。盡管之后的高溫退火能夠一定程度的修復(fù)圓片，但是這兩個過程不可避免的還是會對頂層硅膜的質(zhì)量造成損傷，最終導(dǎo)致形成的柵氧層中存在較多的缺陷，從而加速了柵氧化層的擊穿，使得柵氧壽命變短。

我們又對三組樣品的柵氧電容擊穿電壓做了比較，如圖7。從圖上發(fā)現(xiàn)，體硅樣品的柵氧擊穿直到9 V的時候才出現(xiàn)漏電，而另外兩個SOI樣品的柵氧擊穿在7 V的時候就出現(xiàn)漏電。因此認(rèn)為，SOI樣品存在較大的由應(yīng)力導(dǎo)致的漏電SILC。

關(guān)于應(yīng)力導(dǎo)致的漏電問題，目前已經(jīng)提出了幾種機(jī)制進(jìn)行解釋[13～15]。Dumin和Rico認(rèn)為高壓應(yīng)力下，氧化層內(nèi)部和界面將會有陷阱產(chǎn)生，陷阱的存在成為過渡能級。電子從陰極導(dǎo)帶隧穿入陷阱能級，進(jìn)而又從該陷阱能級隧穿到陽極導(dǎo)帶，陷阱輔助電子隧穿從而產(chǎn)生SILC。陷阱密度較高的區(qū)域，其額外泄漏電流就越大。而SOI材料片由于離子注入引發(fā)了較多的陷阱，因此，在相同的應(yīng)力條件下較容易產(chǎn)生隧穿電流。當(dāng)某個局部區(qū)域陷阱濃度超過臨界值時，就會促使低能級電流增加，熱量將會沿著該局部路徑逃逸，在陰極和陽極之間會形成一個短路通道，從而發(fā)生擊穿。從圖上還能看出，增加了抗總劑量輻射加固工藝的樣品擊穿電壓小于未作加固的樣品，這同樣可能是由于加固工藝過程中的離子注入引入了部分陷阱導(dǎo)致的。

3 結(jié)論

本文對體硅片、SOI材料片、抗總劑量輻射加固的SOI材料片上的柵氧電容結(jié)構(gòu)進(jìn)行了柵氧可靠性評估，使用了恒壓應(yīng)力法，結(jié)果說明柵氧的擊穿時間與應(yīng)力大小成反比，證明柵氧介質(zhì)的擊穿時間主要由第一階段缺陷積累時間決定。對比三組樣品的柵氧壽命，體硅樣品的壽命最長，未加固SOI樣品次之，加固SOI樣品最小，但兩者相差不多，這主要是由于離子注入引入的陷阱造成的，總的來說壽命滿足10年的要求。后續(xù)考慮用其他方法制備的SOI材料片做進(jìn)一步研究，以減少離子注入帶來的損傷對柵氧壽命的影響。

[1]Auberton-Herve A J.SOI: materials to systems [J].IEEE International Electron Device Meeting Technical Digest,1996.

[2]Hatano H.Radiation hardened high performance CMOS VlSI circuit design [J].IEE Proceedings-G,1992,139：287.

[3]Brady F T,S cott T,Brown R,et al.Fully-depleted submicron SOI for radiation hardened application [J].IEEE Trans NuclSci,1994,41：2304.

[4]Yang Hui,Zhang Enxia,Zhang Zhengxuan.Effects of Si Ion Implantation on the Total-Dose Radiation Properties of SIMOX SOI Materials [J].Chinese Journal of Semiconductors,2007,28（3）：323-326.

[5]Gao Xiang-dong,Wu Jian-wei,Liu Guo-zhu,Zhou Miao.Study of Radiation Hardened SOI Gate Oxide Reliability[J].2012,8（12）：44-48.

[6]Zhang J F,SiiHK,Groeseneken G et al.Hole trapping and trap generation in the gate silicon dioxide [J].IEEE tans.On Eleetron Deviees,2001,48（6）：1127-1135.

[7]Buehanan D A.Sealing the gate dielectric：Materials,integration,and reliability [J].IBM J.Res.Develop.1999 43（3）：245-264.

[8]史保華，賈新章.微電子器件可靠性[M].西安：西安電子科技大學(xué)出版社，1999.

[9]K F Schuegraf.Effects of temperature and defects on breakdown lifetime of thin SiO2at Very low voltages [J].IEEE Trans.Electron Devices,1994,41：1227-1232.

[10]K F Schuegraf.Holes injection SiO2breakdown model for very low voltage lifetime extrapolation [J].IEEE Trans.Electron Devices,1994,41：761-767.

[11]D J Dumin,S K Mopuri,S Vanchinathan.High filed related thin oxide wearout break-down [J].IEEE Trans.Electron Devices,1995,42：760-772.

[12]D J Dumin,S Vanchinathan.Bipolar Stressing,breakdown and trapping generation in thin silicon oxides [J].IEEE Trans.Electron Devices,1994,41：936-940.

[13]J Maserjian,N Zamani.Observation of positively charged state generation near the Si-SiO2interface during fowlernordheimtunneling [J].J.VacSci.Tech.,1992,20：743-746.

[14]劉紅俠.超薄柵氧化層經(jīng)時擊穿效應(yīng)與可靠性仿真技術(shù)研究[D].西安電子科技大學(xué)博士學(xué)位論文，2001.

[15]劉紅俠，郝躍.薄柵介質(zhì)TDDB效應(yīng)[J].半導(dǎo)體學(xué)報(bào)，2001,22：1592-1595.