吳南民 盧彥民

【摘要】本文設(shè)計(jì)的16.8GHz 1：4分頻器是由兩個(gè)1：2分頻器構(gòu)成，1：2分頻器采用單時(shí)鐘動(dòng)態(tài)負(fù)載鎖存器結(jié)構(gòu)。由于它們工作在不同的速率上，雖然結(jié)構(gòu)相同，但參數(shù)配置不同，分別以高速和低功耗為優(yōu)化目標(biāo)進(jìn)行電路設(shè)計(jì)。仿真結(jié)果和流片測(cè)試結(jié)果均表明在該芯片在16.8GHz下可以實(shí)現(xiàn)4分頻功能。

【關(guān)鍵詞】4分頻器；高頻傳輸；芯片設(shè)計(jì)

一、引言

分頻器廣泛應(yīng)用于光纖通信、無(wú)線(xiàn)通信、測(cè)試系統(tǒng)等各種電路與系統(tǒng)中。在光纖通信系統(tǒng)中，欲將高速數(shù)據(jù)分接成多路低速數(shù)據(jù)是由分接器來(lái)實(shí)完成的，而分接器中必需由分頻器將高速時(shí)鐘變成低速時(shí)鐘。在無(wú)線(xiàn)通信系統(tǒng)中，精確的載波是由頻率合成器提供的，而頻率合成器中，也必須借助分頻器才能實(shí)現(xiàn)高精度低頻時(shí)鐘信號(hào)到高精度高頻載波信號(hào)的轉(zhuǎn)換。這兩種情況下分頻器都是工作在最高頻率的電路之一。因此高速分頻器集成電路的研究具有重大的現(xiàn)實(shí)意義[1]。

由于單時(shí)鐘動(dòng)態(tài)負(fù)載鎖存器采用動(dòng)態(tài)負(fù)載技術(shù)、開(kāi)關(guān)管是共柵極組態(tài)，可以工作到很高的頻率，而且輸出信號(hào)幅度較大[2]。所以本文采用單時(shí)鐘動(dòng)態(tài)負(fù)載鎖存器來(lái)構(gòu)成分頻器。

二、電路設(shè)計(jì)

1.總體結(jié)構(gòu)

1：4分頻器的結(jié)構(gòu)框圖如圖1所示，電路的核心部分是框圖中間的部分即兩個(gè)1：2分頻器和它們之間的連接電路。第一個(gè)1：2分頻器工作在最高頻率上，第二個(gè)1：2分頻器工作在相對(duì)低的頻率上，為便于區(qū)分這兩個(gè)分頻器，把它們分別稱(chēng)為高速1：2分頻器和低速1：2分頻器。因?yàn)橐獙?duì)電路進(jìn)行測(cè)試，就要考慮端口的阻抗匹配、電平匹配、信號(hào)幅度等要求。為解決這些問(wèn)題，電路中增加了輸入和輸出部分。輸入部分要實(shí)現(xiàn)輸入阻抗匹配和對(duì)輸入信號(hào)進(jìn)行一些處理等功能。輸出部分是保證測(cè)試時(shí)的匹配以及得到一定的信號(hào)幅度。

測(cè)試結(jié)果分析：

1）電路設(shè)計(jì)時(shí)將輸入信號(hào)幅度設(shè)計(jì)為600mV，此時(shí)單端轉(zhuǎn)雙端電路工作狀態(tài)最好。增大輸入信號(hào)幅度時(shí)分頻范圍不會(huì)有很大變化。測(cè)試結(jié)果與模擬結(jié)果有類(lèi)似情況，只是分頻器可以工作的最高頻率下降，分頻范圍減小。

2）芯片上留有一個(gè)焊盤(pán)作為參考電壓，模擬時(shí)該值為0.7V。也對(duì)該值進(jìn)行了測(cè)試，電壓值為0.72V。改變這個(gè)值會(huì)影響分頻器的工作。但增大電壓值或減小電壓值，電路的性能都會(huì)變差。

五、結(jié)束語(yǔ)

芯片設(shè)計(jì)的各個(gè)環(huán)節(jié)都是密不可分的。電路設(shè)計(jì)和版圖設(shè)計(jì)要相互結(jié)合，在電路設(shè)計(jì)的過(guò)程中就應(yīng)該考慮到版圖是否能實(shí)現(xiàn)，電路設(shè)計(jì)中元器件的選擇要考慮到版圖中的精度、面積等。在版圖設(shè)計(jì)時(shí)要考慮到能否進(jìn)行測(cè)試和怎樣測(cè)試并盡量增加測(cè)試的可控性，同時(shí)需要考慮面積問(wèn)題。另外，在電路設(shè)計(jì)中不能存在太敏感的點(diǎn)，在版圖設(shè)計(jì)中要注意多引入一些可控制的輸入端和焊盤(pán)，這樣才能提高電路的穩(wěn)定性和可測(cè)性。

本設(shè)計(jì)電路成功地實(shí)現(xiàn)了預(yù)期功能，說(shuō)明采用的結(jié)構(gòu)和設(shè)計(jì)方法是可行的，該分頻器集成電路的設(shè)計(jì)、制造及測(cè)試對(duì)相關(guān)集成電路設(shè)計(jì)有一定的啟發(fā)意義。

參考文獻(xiàn)

[1]樓立恒.CMOS寬帶分?jǐn)?shù)分頻頻率綜合器的研究與設(shè)計(jì)[D].浙江大學(xué)，2013.

[2]陳貴燦，邵志標(biāo)，程軍.CMOS集成電路[M].西安：西安交通大學(xué)出版社，2000：2-4.

[3]Design and nosie analysis of a fully-differential charge pump for phase-locked loops[J].半導(dǎo)體學(xué)報(bào)，2009（10）.

[4]HongMo Wang.A 1.8V 3mW 16.8GHz Frequency Divider in 0.25mm CMOS.IEEE International Solid-State Circuits Conference，pp.196-197，2000.

作者簡(jiǎn)介：

吳南民（1968—），男，江蘇南京人，大學(xué)本科，高級(jí)工程師，現(xiàn)供職于南京模擬技術(shù)研究所，研究方向：激光編碼和嵌入式電路。

盧彥民（1983—），男，江蘇南京人，碩士，助理工程師，現(xiàn)供職于南京模擬技術(shù)研究所，研究方向：集成電路和嵌入式電路。