黃辰

摘要：隨著集成電路 IC 的快速發(fā)展， SoC 整合了多種器件，已成為超大規(guī)模集成電路的發(fā)展趨勢和新世紀(jì)集成電路的主流。由于其電路具有高復(fù)雜性， 為了滿足縮短開發(fā)周期和降低成本的要求， SoC的設(shè)計實現(xiàn)必須采用基于 IP的設(shè)計方法。 IP 核的開發(fā)是 SoC這種設(shè)計方法的關(guān)鍵和基礎(chǔ)。該文主要以現(xiàn)在廣為使用、功能強(qiáng)大的32位單片機(jī)為模型， 介紹IP 核的設(shè)計方法和流程， 采用 Verilog 硬件描述語言， 并用 FPGA 實現(xiàn)。

關(guān)鍵詞： IP；IC； Soc ；FPGA

中圖分類號：TP311 文獻(xiàn)標(biāo)識碼：A 文章編號：1009-3044（2014）31-7480-03

近年來，芯片的復(fù)雜程度越來越高，開發(fā)周期越來越長。另一方面，隨著制程的發(fā)展，芯片生產(chǎn)在工藝上的花費越來越大，甚至超出研發(fā)本身。與之矛盾的，一些新的技術(shù)層出不窮，這些新的技術(shù)需要芯片來實現(xiàn)，導(dǎo)致芯片升級換代越來越頻繁。因此，為了更加高效地設(shè)計芯片，人們越來越多地將目光集中在定制硬件技術(shù)上。在定制硬件技術(shù)中，IP核的運用已相當(dāng)成熟和廣泛，這種方法能夠有效提高IC設(shè)計效率。同時FPGA的發(fā)展和普及大大降低了定制硬件的開發(fā)難度和成本，F(xiàn)PGA的全可編程特點，能夠最大程度上滿足定制化的要求。

SoC（System on Chip ， 片上系統(tǒng) ） 是集成許多功能的復(fù)雜系統(tǒng)， 內(nèi)部可包含多個處理器，其快速、可靠、低成本的開發(fā)方法就是基于 IP 的 IC 設(shè)計方法。

5 結(jié)束語

本設(shè)計在ISE環(huán)境下， 通過 Xilinx 公司spartan 系列的 FPGA 芯片實現(xiàn)了 SoC 功能。FPGA 技術(shù)及特點決定其可在一塊芯片上為復(fù)雜的板上系統(tǒng)提供一種更高效穩(wěn)定的解決方案， 而且 SoC 指令集和存儲空間等模塊可靈活定制和擴(kuò)展， 表明基于 FPGA 技術(shù)在設(shè)計 SoC 核和大規(guī)模集成電路設(shè)計方面， 可根據(jù)實際情況定制， 具有靈活性、可靠性和可擴(kuò)展性， 必將在實際中得到很好的應(yīng)用。

參考文獻(xiàn)：

[1] 王春平，張曉華，趙翔.Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）[M].北京：人民郵電出版社，2011.

[2] [DB/OL].Xilinx DS160 Spartan-6 Family Overview ds160.pdf.

[3] 白廣治，陳泉根，許晏.十六位單片機(jī)IP研究與FPGA實現(xiàn)[J].微計算機(jī)信息，2006（20）.

[4] 劉小俊，涂春霞.基于 EDA 技術(shù)的單片機(jī) IP 核設(shè)計[J].微計算機(jī)信息，2008，24（ 7- 2）.

[5] 潘松，黃繼業(yè).EDA技術(shù)實用教程[M].北京：科學(xué)出版社，2002.

[6] 李亞民.計算機(jī)原理與設(shè)計[M].北京：清華大學(xué)出版社，2011.