祖先鋒，韓玉芹，李 猛，汪 洋

（空軍第一航空學院，河南 信陽 464000）

0 引 言

制導(dǎo)軟件是先進空空導(dǎo)彈的控制核心，用來實現(xiàn)綜合信息處理、系統(tǒng)自檢、自動駕駛、引爆時間計算、攔截導(dǎo)航、數(shù)據(jù)處理和數(shù)據(jù)通信等功能，其信息處理能力直接影響空空導(dǎo)彈的制導(dǎo)控制性能。一般地，其硬件載體采用嵌入式數(shù)字信號處理器（DSP）[1]，而軟件采用匯編語言或高級語言編碼。制導(dǎo)軟件程序在整個導(dǎo)彈飛行期間以高速實時方式運行，軟硬件數(shù)據(jù)交換頻繁；由于軟件開發(fā)滯后于硬件研制，要求對制導(dǎo)軟件運行進行實時監(jiān)控調(diào)試，以提高制導(dǎo)軟件質(zhì)量和產(chǎn)品的安全可靠性。

目前，基于DSP的軟件監(jiān)控調(diào)試主要有仿真器在線仿真[2]和計算機內(nèi)插卡[3]兩種實現(xiàn)方式。其中，仿真器在線仿真方式是將仿真器的CPU仿真插頭直接插在目標板上，實現(xiàn)對用戶目標板軟硬件的調(diào)試；這種方式的仿真器一般由廠家提供，價格較為昂貴，且無法排除目標板的硬件故障。計算機內(nèi)插卡方式采用最普及的PC及其兼容機來開發(fā)DSP，形成以PC機為主機、以DSP為從機的主從式開發(fā)系統(tǒng)；這種主從式開發(fā)系統(tǒng)不能脫離主機，調(diào)試時需要打開計算機機箱，仿真頭電纜不能太長，限制了其應(yīng)用范圍。而國外的嵌入式監(jiān)控調(diào)試系統(tǒng)注重寄存器跟蹤和操作系統(tǒng)軟件的動態(tài)運行[4-5]，同樣缺乏對微處理器硬件性能參數(shù)的測試、監(jiān)控和診斷。

本文設(shè)計的制導(dǎo)軟件實時監(jiān)控調(diào)試系統(tǒng)通過產(chǎn)品檢測/調(diào)試接口與彈載飛控組件系統(tǒng)相連接，對制導(dǎo)軟件進行全過程監(jiān)控，監(jiān)控制導(dǎo)軟件在硬件平臺上的實時動靜態(tài)運行狀態(tài)和參數(shù)變化。該系統(tǒng)采用FPGA技術(shù)，通過程序流實現(xiàn)對制導(dǎo)軟件程序運行的狀態(tài)掛起和單步操作，完成對空空導(dǎo)彈制導(dǎo)軟件實時運行監(jiān)控與調(diào)試。

1 監(jiān)控調(diào)試系統(tǒng)設(shè)計

1.1 系統(tǒng)主要功能

空空導(dǎo)彈制導(dǎo)軟件實時監(jiān)控調(diào)試系統(tǒng)用來監(jiān)控、調(diào)試、測試與驗證制導(dǎo)軟件，檢測飛控計算機的硬件電路及軟件程序中存在的問題，主要功能包括：

1）系統(tǒng)自檢功能。能夠?qū)λ玫碾娫础PGA模塊、USB通信、檢測通道等進行自檢，并自行判斷是否通過。

2）產(chǎn)品供電電源檢測與控制。對系統(tǒng)輸出的電源進行檢測監(jiān)控，超出設(shè)定（設(shè)定值可調(diào)）要求時自動切斷電源并報警。

3）具有良好的人機界面。以友好的虛擬操作界面和優(yōu)良的軟件測量控制功能方便用戶使用。

4）具備制導(dǎo)軟件編程調(diào)試操作功能。包括ROM讀、ROM寫、RAM讀、RAM寫、I/O空間讀和數(shù)據(jù)擦除等。

5）具備制導(dǎo)軟件運行調(diào)試操作功能。包括斷點設(shè)置、斷點運行、單步停止、單步運行、中間變量記錄和調(diào)試復(fù)位等。

1.2 系統(tǒng)組成與結(jié)構(gòu)

系統(tǒng)采用上位機（PC機）與下位機（FPFA調(diào)試模塊）架構(gòu)方式，利用硬件模塊化的可擴展性以及FPGA技術(shù)的靈活性，通過信號對應(yīng)、電氣匹配、時序邏輯符合，實現(xiàn)制導(dǎo)軟件運行監(jiān)控調(diào)試。

監(jiān)控調(diào)試系統(tǒng)組成與結(jié)構(gòu)框圖如圖1所示，包括PC機、FPGA調(diào)試模塊和適配電路轉(zhuǎn)接板等。其中，PC機作為上位機，運行用戶監(jiān)控程序，通過USB接口向調(diào)試模塊傳輸調(diào)試控制命令，實時顯示制導(dǎo)軟件的運行狀態(tài)和相關(guān)參數(shù)。FPGA調(diào)試模塊上的監(jiān)控調(diào)試程序通過USB接口接收調(diào)試控制命令實現(xiàn)對制導(dǎo)軟件的調(diào)試與檢測[6]，并向PC機上傳監(jiān)控調(diào)試結(jié)果。

1.3 系統(tǒng)工作原理

首先，系統(tǒng)通過多功能采集板卡的數(shù)字I/O信號控制電源供電檢測模塊，給飛控組件上電，并檢測其電壓值和電流值。然后，通過調(diào)試電纜連接DSP的三總線信號，包括地址線、數(shù)據(jù)線和控制線，利用飛控組件內(nèi)部程序流如正常狀態(tài)、掛起狀態(tài)和單步狀態(tài)等來實現(xiàn)編程調(diào)試、運行調(diào)試和實時狀態(tài)監(jiān)控。其中，編程調(diào)試功能是依據(jù)DSP的HOLD/HOLDA協(xié)議先取得總線控制權(quán)，再實現(xiàn)ROM讀、ROM寫、RAM讀、RAM寫、I/O空間讀和數(shù)據(jù)擦除等編程調(diào)試操作；而運行調(diào)試功能是依據(jù)DSP的STOP等待狀態(tài)，將符合停機條件的DSP暫停，再實現(xiàn)斷點設(shè)置、斷點運行、單步停止、單步運行、中間變量記錄和調(diào)試復(fù)位等運行調(diào)試操作。

2 上下位機USB接口通信

2.1 USB2.0控制芯片F(xiàn)T2232H

圖1 監(jiān)控調(diào)試系統(tǒng)組成與結(jié)構(gòu)框圖

上位機（PC機）與下位機（FPGA調(diào)試模塊）之間通過USB2.0接口進行數(shù)據(jù)通信，其核心為多功能高速USB2.0控制芯片F(xiàn)T2232H[7]，在單通道同步FIFO模式下傳輸速度大于25MB/s。

FT2232H芯片主要在內(nèi)部硬件邏輯的作用下實現(xiàn)USB串行數(shù)據(jù)格式與并行數(shù)據(jù)格式的雙向轉(zhuǎn)換。PC機通過USB接口與FT2232H進行數(shù)據(jù)交換，F(xiàn)T2232H則通過并行方式與FPGA芯片通信。電路采用3.3V供電，電源端增加去耦和旁路電容以提高電路的抗干擾性能。時鐘電路由一個12MHz晶振及兩個27pF電容組成。附接一片EEPROM芯片93C46，用于存儲設(shè)備參數(shù)信息，可將每個器件的通道獨立配置為異步串行模式、同步FIFO模式或高速串口。USB接口將FT2232H設(shè)置為同步FIFO模式，僅涉及A通道，此時管腳CLKOUT輸出60MHz時鐘，同步其 他 信 號 ，D0 ～D7 為 數(shù) 據(jù) 線 ，RXF#、TXE#、RD#、WR#、OE#為讀寫控制線。通過PWREN#的狀態(tài)可以獲知當前USB是否處于掛起狀態(tài)，在掛起狀態(tài)下不可以進行讀寫操作。

系統(tǒng)中PC機與FPGA調(diào)試模塊通信采用多功能高速USB2.0控制芯片，內(nèi)部集成有USB協(xié)議引擎，工作于同步FIFO模式；使用FIFO機制數(shù)據(jù)交換，從而提高數(shù)據(jù)的傳輸速度，減輕處理器負擔，優(yōu)化FPGA資源。

2.2 上位機USB控制

在上位機中，當USB設(shè)備插入PC機時，操作系統(tǒng)會請求安裝設(shè)備驅(qū)動程序，F(xiàn)TDI公司提供了USB驅(qū)動程序D2XX[8]，能獲得更好的數(shù)據(jù)傳輸性能。PC機在編寫應(yīng)用程序時，只需調(diào)用動態(tài)連接庫FT2232H.DLL中的函數(shù)，便可完成對USB接口設(shè)備的配置、讀寫等操作。

2.3 下位機USB控制

在下位機中，F(xiàn)PGA模塊與芯片F(xiàn)T2232H之間的數(shù)據(jù)交互通過查詢的方式進行，圖2為FPGA模塊內(nèi)USB接口控制狀態(tài)機轉(zhuǎn)移圖。

其中，USB接口控制狀態(tài)機共有6個狀態(tài)，包括空閑狀態(tài)Idle、讀USB FIFO狀態(tài)Read_fifo、寫USB FIFO狀態(tài)Write_fifo、命令解析狀態(tài)Command_check、讀Flash狀態(tài) Read_flash和寫Flash狀態(tài)Write_flash，其復(fù)位信號模式為異步復(fù)位。通過查詢或控制信號RXF#、TXE#的狀態(tài)，F(xiàn)T2232H器件工作于同步FIFO模式，與FPGA中的Flash存儲器進行數(shù)據(jù)交換。

圖2 FPGA模塊內(nèi)USB接口控制狀態(tài)機轉(zhuǎn)移圖

3 監(jiān)控調(diào)試系統(tǒng)軟件設(shè)計

3.1 上位機監(jiān)控軟件

在上位機中，PC機通過用戶監(jiān)控程序向調(diào)試模塊下達調(diào)試控制命令和監(jiān)測飛控組件制導(dǎo)軟件的工作狀態(tài)，其用戶監(jiān)控程序原理框圖如圖3所示，包括打開/關(guān)閉USB設(shè)備、飛控編程調(diào)試命令和飛控運行調(diào)試命令。其中，飛控編程調(diào)試命令包括ROM讀、ROM寫、RAM讀、RAM寫、I/O空間讀、數(shù)據(jù)擦除和數(shù)據(jù)校驗等；飛控運行調(diào)試命令包括斷點設(shè)置、斷點運行、單步停止、單步運行、中間變量記錄和調(diào)試復(fù)位等。PC機上用戶監(jiān)控程序采用NI公司的LabWindows/CVI軟件平臺開發(fā)，而由匯編語言編寫的程序（asm文件）轉(zhuǎn)換成可執(zhí)行的二進制文件（BIN文件），可以通過FPGA編程操作將其傳送給飛控組件的計算機系統(tǒng)。

PC機上用戶監(jiān)控界面用于監(jiān)控調(diào)試系統(tǒng)工作時人機交互，并實時顯示制導(dǎo)軟件相關(guān)信號的狀態(tài)和參數(shù)情況。其中，單步運行用戶監(jiān)控界面如圖4所示，飛控組件產(chǎn)品通過界面上的虛擬“產(chǎn)品供電”開關(guān)控制通、斷電，單步運行包括程序單步和數(shù)據(jù)單步兩種方式，均由相應(yīng)的按鈕操作，“軟件復(fù)位”按鈕可以直接對產(chǎn)品DSP進行復(fù)位操作。數(shù)據(jù)緩沖區(qū)內(nèi)顯示的是FPGA模塊上傳的監(jiān)控數(shù)據(jù)，即制導(dǎo)軟件相關(guān)信號的狀態(tài)情況，包括 DS、PS、STRB、IS、W/R等信號，以及DSP總線上的監(jiān)控地址和數(shù)據(jù)。

3.2 下位機調(diào)試軟件

圖3 PC機上用戶監(jiān)控程序原理框圖

在下位機中，通過FPGA模塊和接口適配電路完成信號連接匹配和調(diào)試操作，采用Verilog HDL硬件描述語言實現(xiàn)飛控組件制導(dǎo)軟件的調(diào)試時序，并在Quartus II軟件開發(fā)工具中綜合編譯，然后下載到FPGA中運行。FPGA飛控調(diào)試程序通過USB接口獲得PC機的調(diào)試命令，然后對調(diào)試命令進行解析，判斷調(diào)試命令類型和相應(yīng)的調(diào)試操作，其中可處理的編程調(diào)試操作類型包括ROM讀、ROM寫、RAM讀、RAM寫、I/O讀和數(shù)據(jù)擦除等，運行調(diào)試操作類型包括斷點設(shè)置、斷點運行、單步停止、單步運行、中間變量記錄和調(diào)試復(fù)位等。相應(yīng)的調(diào)試操作通過操作和控制制導(dǎo)軟件的程序流實現(xiàn)，其內(nèi)部程序流狀態(tài)包括正常狀態(tài)、掛起狀態(tài)和單步狀態(tài)，相應(yīng)的編程調(diào)試在掛起狀態(tài)下完成，而運行調(diào)試在單步狀態(tài)下完成，飛控組件處理器在正常模式下，一直按照正常順序連續(xù)地執(zhí)行。

圖4 單步運行用戶監(jiān)控界面

FPGA調(diào)試模塊通過DSP的HOLD/HOLDA協(xié)議使其進入掛起狀態(tài)，實現(xiàn)編程調(diào)試過程如下：1）通過HOLD/HOLDA協(xié)議取得處理器的總線控制權(quán)；2）將EPROM的編程電壓按由低到高的順序供電；3）EPROM 的空白檢查；4）編程；5）校驗；6）將 EPROM的編程電壓按由高到低的順序取消；7）放棄總線控制權(quán)。類似的其他RAM讀/寫、I/O讀和數(shù)據(jù)擦除等操作過程也是按以上步驟進行的。

FPGA調(diào)試模塊通過DSP的STOP等待狀態(tài)使其進入單步狀態(tài)，實現(xiàn)運行調(diào)試過程如下：首先建立斷點條件，將設(shè)定的斷點地址寫入地址存儲器中；當條件符合時，立即產(chǎn)生STOP信號，使處理器處于等待狀態(tài)；然后進行現(xiàn)場處理，監(jiān)視處理器的運行狀態(tài)，查看相關(guān)寄存器的內(nèi)容與變化情況，記錄相關(guān)中間變量；最后撤消STOP信號，解除處理器的等待狀態(tài)，使其恢復(fù)正常運行。

3.3 運行結(jié)果

制導(dǎo)軟件實時監(jiān)控調(diào)試系統(tǒng)經(jīng)過計量校準與系統(tǒng)驗收，各項功能滿足技術(shù)指標要求。系統(tǒng)硬件接口可靠，制導(dǎo)軟件監(jiān)控調(diào)試功能穩(wěn)定，能夠及時監(jiān)控記錄制導(dǎo)軟件的實時運行狀態(tài)和參數(shù)變化。

4 結(jié)束語

監(jiān)控調(diào)試系統(tǒng)采用上下位機架構(gòu)，使用USB接口交換數(shù)據(jù)，支持即插即用和熱插拔，連接簡單且使用方便，體積較小，監(jiān)控調(diào)試功能齊全，便于檢測飛控組件的硬件電路及制導(dǎo)軟件程序中存在的問題。系統(tǒng)操作界面虛擬化，監(jiān)控調(diào)試功能軟件化，使得配置十分靈活，對于不同的被調(diào)試對象，只需要修改FPGA電路單元中的控制邏輯，而無需作任何硬件上的改動，從而達到系統(tǒng)設(shè)計的通用性和應(yīng)用上的可擴展性，適用于基于DSP處理器的彈載微處理器軟硬件聯(lián)調(diào)和外場實驗等場合[9-10]。

[1]朱志海，徐科軍，楊雙龍，等.一種調(diào)試DSP信號處理系統(tǒng)的平臺[J].實驗室研究與探索，2009，28（6）：48-51.

[2]卓睛，盧春宇，王文淵.一種全新的系統(tǒng)開發(fā)觀念——“嵌入式自我開發(fā)”的理論與實現(xiàn)[J].工業(yè)儀表與自動化裝置，1997（5）：13-16.

[3]許平.TMS320C25開發(fā)系統(tǒng)設(shè)計[J].航空計算技術(shù)，1998，28（4）：5-8.

[4]Akgul T，Kuacharoen P，Mooney V J，et al.A debugger RTOS for Embedded Systems[C]∥27th Euromicro Conference 2001 Proceedings.Warsaw：IEEE，2001（9）：264-269.

[5]Madduri，Venkateswara R.Debug interface including timing synchronization logic：United States，6145100[P].2000-11-07

[6]李娜，孟令軍.用FT245BM實現(xiàn)FPGA與PC機的數(shù)據(jù)無縫傳輸[J].重慶工學院學報：自然科學，2009，23（5）：80-83.

[7]Future Technology Devices International Ltd.FT2232H Dual High SPEED USB To Multipuprose UART/FIFO IC[EB/OL].http：∥www.ftdichip.com/.

[8]Future Technology Devices International Ltd.Software Application Development D2XX Programmer's Guide[EB/OL].http：∥www.ftdichip.com/.

[9]祖先鋒，趙彬，李猛，等.一種飛控計算機的便攜式監(jiān)控調(diào)試系統(tǒng)：中國，201220336345.0[P].2013-01-08.

[10]沈浩，呂梅柏，張科.導(dǎo)彈飛控軟件集成環(huán)境系統(tǒng)設(shè)計[J].測控技術(shù)，2012，31（8）：87-90.