趙 祥，周建斌，周 靖，喻 杰，郝 寬

(成都理工大學(xué)核技術(shù)與自動化工程學(xué)院，四川成都 610059)

?

基于Cortex-M3處理器的時間交替采樣系統(tǒng)的設(shè)計(jì)

趙 祥，周建斌，周 靖，喻 杰，郝 寬

(成都理工大學(xué)核技術(shù)與自動化工程學(xué)院，四川成都 610059)

設(shè)計(jì)了一種基于Cortex-M3處理器的時間交替采樣系統(tǒng)，闡述了抗混疊濾波調(diào)理電路和STM32F103VET6處理器等軟硬件設(shè)計(jì)的技術(shù)要點(diǎn)。此外，基于處理器內(nèi)部集成的兩個ADC模塊，系統(tǒng)實(shí)現(xiàn)了對信號的時間交替采集。測試結(jié)果表明，系統(tǒng)在原有12位精度、1MSPS的采樣基礎(chǔ)上，將數(shù)據(jù)采樣率提升到了2MSPS。

時間交替采樣；抗混疊濾波器；32位處理器；直接存儲器存取

0 引言

數(shù)據(jù)采集技術(shù)已廣泛應(yīng)用于地質(zhì)勘探、醫(yī)療器械、雷達(dá)、通信、測控等技術(shù)領(lǐng)域，在對高速高性能模數(shù)轉(zhuǎn)換系統(tǒng)精度與速率要求愈加苛刻的情況下，由于當(dāng)前模數(shù)轉(zhuǎn)換器件制造工藝的局限性，單片模數(shù)轉(zhuǎn)換器件難以同時滿足高速高精度的要求。為了突破單片ADC高速高精度的技術(shù)瓶頸，通常采用多片低速高精度的ADC進(jìn)行并行時間交替采樣[1-3]，在滿足高精度ADC采集的前提下，有效的提高了整個系統(tǒng)的采樣率[4～6]，解決了這一難題。因此，研究利用現(xiàn)有模數(shù)轉(zhuǎn)換器件達(dá)到更高采樣速率的同時兼有高精度的模數(shù)轉(zhuǎn)換系統(tǒng)具有重要意義。

文中采用抗混疊濾波器[7]對輸入信號進(jìn)行噪聲抑制處理，選用基于Cortex-M3內(nèi)核的32位處理器進(jìn)行數(shù)據(jù)采集工作，利用片內(nèi)集成的兩個12位精度、1MSPS采樣率的ADC模塊進(jìn)行時間交替采集，實(shí)現(xiàn)在保證原有12位精度的前提下，將系統(tǒng)采樣率從原有的1MSPS提高到2MSPS。

1 總體設(shè)計(jì)方案

數(shù)據(jù)采集系統(tǒng)使用了抗混疊濾波器對輸入信號進(jìn)行噪聲抑制處理，通過處理器集成的兩個ADC轉(zhuǎn)換模塊交替工作轉(zhuǎn)換為數(shù)字信號；采用DMA直接存取技術(shù)，不占用微控制器內(nèi)核工作時間，直接將轉(zhuǎn)換數(shù)據(jù)通過通用串行總線方式發(fā)送到上位機(jī)，實(shí)現(xiàn)波形數(shù)據(jù)的還原。系統(tǒng)整體硬件結(jié)構(gòu)圖見圖1。圖中的ADC轉(zhuǎn)換模塊、DMA數(shù)據(jù)存取模塊和USB模塊是基于處理器內(nèi)部資源完成的，既減小了開發(fā)難度，也節(jié)約了硬件設(shè)計(jì)成本。

圖1 總體設(shè)計(jì)方案

系統(tǒng)中，處理器所承擔(dān)的主要工作任務(wù)是控制ADC1和ADC2模塊工作于交替采集模式，實(shí)時完成對前級輸入信號的數(shù)字化轉(zhuǎn)換，將轉(zhuǎn)換的數(shù)字信號通過USB接口發(fā)送至計(jì)算機(jī)。而系統(tǒng)所采用的STM32F103VET6芯片是一款基于Cortex-M3內(nèi)核的32位處理器。該芯片內(nèi)部資源豐富，集成USB、I2C和CAN等多種接口模塊，3個12位精度的AD轉(zhuǎn)換器和DMA控制器等功能模塊，運(yùn)行速度快，最大時鐘頻率可達(dá)72 MHz，ADC最高采樣率達(dá)1MSPS，而且功耗低，非常適合于本系統(tǒng)中。

1.1 信號調(diào)理電路設(shè)計(jì)

在測控系統(tǒng)的數(shù)據(jù)采集過程中，不可避免地會有高頻干擾信號混雜在有用信號當(dāng)中。當(dāng)這些信號的頻率超過奈奎斯特采樣定理所規(guī)定的范圍時，會采集到一些不確定的信號并對有用信號造成干擾，即頻率混疊[8]。為了最大程度地抑制或消除混疊現(xiàn)象對動態(tài)測控系統(tǒng)數(shù)據(jù)采集的影響，需要利用抗混疊濾波器將無用信號進(jìn)行衰減和濾除。

設(shè)計(jì)了一款4階有源正反饋巴特沃斯抗混疊濾波器，截止頻率設(shè)定為1 MHz，用來濾除有效信號采集范圍以外的干擾信號。運(yùn)算放大器選用ADI公司生產(chǎn)的AD826型高速電壓反饋運(yùn)算放大器。該款芯片內(nèi)部集成兩個運(yùn)算放大器，具有50 MHz帶寬和350 V/μs的壓擺率，在采用+5 V單電源供電時，仍能實(shí)現(xiàn)25 MHz帶寬。兩個放大器需要的電源電流較低，最大僅15 mA，具備低噪聲、低諧波失真、高轉(zhuǎn)換率、微功耗等優(yōu)勢，完全滿足本系統(tǒng)對抗混疊濾波電路的要求。電路如圖2所示。

圖2 抗混疊濾波器

根據(jù)巴特沃斯LPF歸一化表格，可以得出抗混疊濾波器器件的參數(shù)選擇[9]，根據(jù)信號固有頻率的要求選擇濾波器關(guān)鍵電容的數(shù)值大小為：

C1=C2=C5=C6=10-5μF

由截止頻率計(jì)算公式:

取R1=R2=R5=R6=R，可得：

代入數(shù)據(jù)，可計(jì)算出：

設(shè)計(jì)的抗混疊濾波器由兩個二階巴特沃斯低通濾波電路級聯(lián)而成，根據(jù)巴特沃斯低通濾波器電路階數(shù)與增益之間的關(guān)系[10]，四階巴特沃斯第一級增益A1=1.152，第二級增益A2=2.235，因此總的通帶增益：

A=A1A2=1.152×2.235≈2.575

現(xiàn)選R3=10 kΩ，R7=10 kΩ，則根據(jù)已知的增益可以計(jì)算出：

R4=(1.152-1)R3≈1.5 kΩ

R8=(2.235-1)R7≈12.3 kΩ

電路中均選用1%精度的電阻及電容器件。

1.2 處理器內(nèi)部電路模塊設(shè)計(jì)

1.2.1 ADC模塊

STM32F103VET6微處理器集成了3個12位精度的ADC，單路ADC總轉(zhuǎn)換時間為：

TCONV=采樣時間+12.5個周期

其中AD轉(zhuǎn)換過程有12.5個固有周期。將ADC1、ADC2時鐘配置為14 MHz，采樣時間配置為1.5個周期，共用通道1進(jìn)行數(shù)據(jù)采集，總轉(zhuǎn)換時間為：

TCONV = 1.5個周期 + 12.5個周期 = 14個周期

即單個ADC達(dá)到最大1MSPS的采樣率。參考電壓設(shè)定為3.3 V，選用ADI公司生產(chǎn)的高精度基準(zhǔn)電壓芯片REF196，該芯片是一款精密帶隙基準(zhǔn)電壓源，采用溫度漂移曲率校正專利電路，并對高穩(wěn)定性薄膜電阻進(jìn)行激光調(diào)整，從而實(shí)現(xiàn)極低的溫度系數(shù)和高精度，廣泛應(yīng)用于便攜式儀表、ADC和DAC、智能傳感器等領(lǐng)域。ADC1和ADC2的工作模式配置為快速時間交替采樣模式[11]，單通道連續(xù)轉(zhuǎn)換，由處理器提供2路ADC采樣觸發(fā)信號，一路分配給ADC1，另一路經(jīng)過7個ADC時鐘周期的延時后分配給ADC2，時序圖見圖3 。

圖3 交替采樣時序圖

由圖3的時序圖可以得出，ADC1和ADC2在一個采樣周期(1 μs)內(nèi)，分別在0.5 μs和1 μs時刻對信號進(jìn)行了采集，即將系統(tǒng)采樣率提升到了2MSPS。兩路ADC時間交替采樣原理見圖4。

圖4 ADC交替采樣示意圖

1.2.2 DMA模塊

直接存儲器存取(DMA)用來提供在外設(shè)和存儲器之間或者存儲器和存儲器之間的高速數(shù)據(jù)傳輸。本設(shè)計(jì)使用DMA進(jìn)行數(shù)據(jù)傳輸，配置為最高優(yōu)先級循環(huán)傳輸模式。無需CPU干預(yù)，數(shù)據(jù)可以通過DMA快速地傳送，節(jié)省了CPU的資源來完成其他操作。

1.2.3 USB模塊

芯片集成的USB2.0通信模塊，無需外接USB控制芯片，為微控制器和PC主機(jī)之間提供了符合USB規(guī)范的通信連接。微控制器和PC主機(jī)之間的數(shù)據(jù)傳輸通過共享一個專用的數(shù)據(jù)緩沖區(qū)來完成。USB模塊同PC主機(jī)通信，根據(jù)USB規(guī)范實(shí)現(xiàn)令牌分組檢測，數(shù)據(jù)發(fā)送、接收處理和握手分組處理、CRC的生成和校驗(yàn)，整個傳輸?shù)母袷接捎布刂破魍瓿伞?/p>

2 系統(tǒng)程序設(shè)計(jì)

系統(tǒng)軟件程序在Keil公司的RealView MDK集成開發(fā)環(huán)境下，采用C語言編寫完成。系統(tǒng)啟動時，按預(yù)定步驟完成對時鐘控制、ADC、DMA、USB等模塊的配置工作，之后啟動ADC進(jìn)行時間交替采樣，并將轉(zhuǎn)換的數(shù)據(jù)通過USB方式發(fā)送至PC機(jī)。采集系統(tǒng)程序設(shè)計(jì)流程如圖5所示。

圖5 程序設(shè)計(jì)流程圖

STM32微控制器的ADC1、ADC2設(shè)置為快速交替采樣模式，ADC1完成采樣后延時7個ADC時鐘周期，觸發(fā)ADC2進(jìn)行采樣。STM32F103VET6是一款32位處理器，將ADC1、ADC2的轉(zhuǎn)換數(shù)據(jù)分別以高16位、低16位的形式通過DMA進(jìn)行傳輸，該過程不耗用內(nèi)核時鐘周期。因此，可以避免普通數(shù)據(jù)傳送模式過程中占用內(nèi)核，對部分轉(zhuǎn)換數(shù)據(jù)丟失的現(xiàn)象，實(shí)現(xiàn)了數(shù)據(jù)采集實(shí)時傳送的要求，提高了數(shù)據(jù)采集系統(tǒng)的采集效率以及完整性。

3 系統(tǒng)測試

奈奎斯特采樣定理要求采樣頻率fs不小于信號帶寬fm的2倍，即fs≥2fm。因此，系統(tǒng)最大可以采集1 MHz的信號。采用EE1641B1型函數(shù)信號發(fā)生器提供頻率為10 kHz的正弦波信號，對采集系統(tǒng)進(jìn)行了多次測量，同時與1 MHz采樣率的采樣結(jié)果進(jìn)行對比。如圖6所示，給出了用普通模式下1 MHz以及本系統(tǒng)采用的時間交替采樣方法達(dá)到的2 MHz采樣率對10 kHz正弦波信號的采集結(jié)果。

圖6 10 kHz正弦波信號采集結(jié)果

由測試結(jié)果可知，時間交替數(shù)據(jù)采集系統(tǒng)采集的信號波形清晰，采樣率達(dá)到了普通模式的2倍，無明顯失真現(xiàn)象。系統(tǒng)總體較好地完成了數(shù)據(jù)采集任務(wù)，工作正常穩(wěn)定，實(shí)現(xiàn)了利用多片ADC進(jìn)行時間交替采樣，提升系統(tǒng)采樣率的目的。

4 結(jié)論

采用基于Cortex-M3內(nèi)核的32位處理器設(shè)計(jì)多片ADC時間交替采集系統(tǒng)是一次成功的嘗試。系統(tǒng)研制過程中，STM32F103VET6處理器內(nèi)部集成的3個ADC模塊和DMA模塊等豐富的資源為系統(tǒng)設(shè)計(jì)帶來了諸多便利。此外，抗混疊濾波器在抑制干擾噪聲方面的優(yōu)勢也是系統(tǒng)成功開發(fā)的關(guān)鍵之一。可以預(yù)見，探索基于現(xiàn)有模數(shù)轉(zhuǎn)換器件實(shí)現(xiàn)高采樣率，并將其應(yīng)用于實(shí)際，必將成為數(shù)據(jù)采集領(lǐng)域內(nèi)的又一研究熱點(diǎn)。最后，隨著實(shí)時高速數(shù)據(jù)采集技術(shù)的廣泛應(yīng)用，低成本、高速、高精度數(shù)據(jù)采集系統(tǒng)必將受到人們的青睞。

[1] Xiaoshi Z,Chixiao C,Jialiang X.An 8-bit 100-MS/s digital to skew converter embedded switch with a 200-ps range for time-interleaved sampling.Journal of Semiconductors,2013(3):76-80.

[2] Chun-Feng Y,Lei Z,Chang-Qing F.A new method of waveform digitization based on time-interleaved A/D conversion.Chinese Physics C,2013,11:51-59.

[3] JIANG F,WU D Y,ZHOU L,et al.A 4-GS/s 8-bit two-channel time-interleaved folding and interpolating ADC.Science China,2014(1):291-296.

[4] 劉進(jìn)軍,陳穎.基于混合濾波器組的時間交替采樣技術(shù).電訊技術(shù),2008,47(6):155-157.

[5] 王凱,李小波,查淞.多片AD并行采樣技術(shù)在軟件無線電中的應(yīng)用.電子技術(shù)應(yīng)用,2010(3):57-59.

[6] 馮萍,李秀華.基于FPGA的高速高精度數(shù)據(jù)采集系統(tǒng)的研究.中國科技信息,2008(21):105-106.

[7] 李剛,程立君,林凌.高精度數(shù)據(jù)采集中抗混疊濾波器的設(shè)計(jì).國外電子元器件,2007(8):30-33.

[8] 何子述.信號與系統(tǒng).北京:高等教育出版社,2009.

[9] 呂俊芳,錢政,袁梅.傳感器調(diào)理電路設(shè)計(jì)理論及應(yīng)用.北京:北京航空航天大學(xué)出版社,2010:114-116.

[10] 康華光.電子技術(shù)基礎(chǔ)-模擬部分.北京:高等教育出版社,2006:418-423.

[11] STM32F10XReference manual[EB/OL].(2015:161-166). http://www.stmicroelectronics.com.cn/stweb-ui/static/active/cn/resource/technical/document/datasheet/CD00191185.pdf.

請瀏覽

國家儀器儀表元器件質(zhì)量監(jiān)督檢驗(yàn)中心網(wǎng)站

www.gjzj086.com

E-mail:zj@gjzj086.com

Tel:024-88718349,88731959

地址：沈陽市大東區(qū)北海街242號(110043)

Design of Time-Interleaved Data Acquisition System Based on Cortex-M3 Processor

ZHAO Xiang,ZHOU Jian-bin,ZHOU Jing,YU Jie,HAO Kuan

(College of Nuclear Technology and Automation Engineering, Chengdu University of Technology, Chengdu 610059, China)

A time-interleaved data acquisition system based on Cortex-M3 processor was designed in the paper. Some important technical points including anti-aliasing filter conditioning circuit design and STM32F103VET6 processor software design were presented. In addition, the alternate signal acquisition system was realized based on the two integrated ADC modules of processor. The test results show that the system sampling rate is raised to 2MSPS from 1MSPS with keeping ADC original 12-bits precision.

time-interleaved; anti-aliasing filter; 32-bit processor; direct memory access

2014-12-23 收修改稿日期：2015-07-11

TP274

A

1002-1841(2015)12-0100-03

趙祥(1990—)，碩士研究生，研究方向?yàn)橹悄軆x器。 E-mail：158704918@qq.com 周建斌(1971—)，教授，研究方向?yàn)闉楹藴y量儀器。 E-mail：zjb@cdut.edu.cn