TAN Xi，PU Niannian，XU Dongmei，CUI Weibing，WANG Lei，ZHU Yupeng，CHAI Yanke，LIU Su*

(1.Institute of Microelectronics of LanZhou university，LanZhou 730000，China;2.Huatianelectroniccompany，TianShui Gansu 741000)

The Relationship between Excessive Leakage Current，Large Thermal Resistance and Voids Rate*

TAN Xi1，PU Niannian1，XU Dongmei2，CUI Weibing2，WANG Lei2，ZHU Yupeng2，CHAI Yanke1，LIU Su1*

(1.Institute of Microelectronics of LanZhou university，LanZhou 730000，China;2.Huatianelectroniccompany，TianShui Gansu 741000)

Commercialized VDMOS failed to meet designed values for many reasons．Usual problems are excessive leakage current and large thermal resistance．Failed VDMOS was characterized using X-RAY，SEM and EDS．The relationship between excessive leakage current，large thermal resistance and voids rate was acquired．The results show leakage current and thermal resistance increase in direct proportion to voids rate when voids rate keeps in a low level，while the ratio changes．We attribute this to different dilatation coefficient and thermal conductivity of each material，as well as low thermal conductivity of air．Moreover，large thermal resistance will facilitate migration of Al and polluted ion，which causes increasing leakage current in turn．

VDMOS;excessive leakage current;large thermal resistance;void rate;X-RAY;SEM;EDS

功率VDMOS器件具有輸入阻抗大，開關(guān)速度快，驅(qū)動(dòng)電流和損耗小，體積小的諸多優(yōu)點(diǎn)，近年來，功率VDMOS器件被廣泛應(yīng)用于各類民用、工業(yè)、軍用產(chǎn)品中。功率VDMOS器件存在塑料、金屬、陶瓷、玻璃等封裝形式，塑封器件因?yàn)轶w積小、重量輕、結(jié)構(gòu)簡(jiǎn)單、工藝方便、耐化學(xué)腐蝕、電絕緣性好、機(jī)械強(qiáng)度高等優(yōu)點(diǎn)在各類封裝形式中所占比例最大。但塑封VDMOS器件在使用中仍存在較多失效，如濕氣、分層、劃傷、軟焊料空洞等造成大漏電，熱阻過高等多種失效模式。塑封料器件容易因?yàn)橹T多原因造成早期失效的缺點(diǎn)限制了其良性率提高和器件的廣泛使用，而失效的根源主要包括器件結(jié)構(gòu)設(shè)計(jì)問題、材料不合適、工藝上的缺陷等。塑封VDMOS失效數(shù)據(jù)表明，器件大漏電、熱阻過高、EAS雪崩測(cè)試不良是最主要的3種失效模式。本次研究了塑封VDMOS器件后道工藝的主要流程:切晶→上芯→壓焊→塑封→后固化→電鍍→編帶再測(cè)試，并測(cè)試了塑封VDMOS器件經(jīng)后道工藝后漏電流和熱阻值的大量數(shù)據(jù)，發(fā)現(xiàn)廣泛應(yīng)用的VDMOS器件中，大漏電和高熱阻問題并行出現(xiàn)的幾率較大。對(duì)后道工藝中存在的各種失效機(jī)制進(jìn)行了研究，最終發(fā)現(xiàn)軟焊料中空洞率與塑封VDMOS熱阻高低和漏電流大小直接相關(guān)。整個(gè)流程中存在污染、劃傷、分層、虛焊、銀膠上溢、軟焊料空洞等諸多失效機(jī)制。

已經(jīng)有大量研究從器件設(shè)計(jì)，材料匹配、制造工藝等多方面分析了大漏電和熱阻過高的失效機(jī)理。關(guān)于漏電流過大的成因，李新的研究表明［1］后道工藝中的濕氣中含有大量離子玷污物，與芯片鍵合區(qū)甚至與芯片的金屬化層發(fā)生化學(xué)反應(yīng)會(huì)帶來漏電流的增大;陸寧的研究表明［2］鈍化層質(zhì)量是產(chǎn)生大漏電的主要原因，鈍化層不平整，含有雜質(zhì)等均將增大漏電流;劉俠的研究通過高溫反偏試驗(yàn)提出［3］進(jìn)入硅表面的二氧化硅薄膜中的雜質(zhì)離子，在N型摻雜硅中會(huì)引起電子的積累，在P型摻雜硅會(huì)引起材料表面反型，另外半導(dǎo)體或絕緣體材料中的電子、可動(dòng)離子等會(huì)在電場(chǎng)的作用下有向分布，溫度影響漏電流大小;江清明的研究通過對(duì)Al通孔試驗(yàn)樣品進(jìn)行高溫恒定電流加速電遷移壽命實(shí)驗(yàn)，提出高溫條件下電遷移壽命會(huì)降低、漏電流會(huì)增加。關(guān)于高熱阻問題，廣泛存在于軟焊料中的空洞是主要影響因素。施建根的研究中提出［4］空洞率過高或存在大型空洞時(shí)會(huì)引起器件熱阻過高;謝鑫鵬的研究表明［5］對(duì)于功率器件而言，長(zhǎng)期處于功率循環(huán)中，界面系統(tǒng)的溫度膨脹系數(shù)CTE的失配會(huì)加速界面疲勞，最終導(dǎo)致軟焊料中很小的氣泡會(huì)有擴(kuò)散和增大的趨勢(shì);唐穗生的研究表明［6］隨著空洞率的增加會(huì)帶來ΔVds增加以及EAS失效。以上研究統(tǒng)計(jì)結(jié)果表明，從不同角度均有對(duì)大漏電、高熱阻問題的討論。然而對(duì)于廣泛存在的空洞問題是否影響到大漏電、較小空洞率下熱阻是否依然受空洞率影響卻鮮有研究。本文著重于從測(cè)試數(shù)據(jù)出發(fā)分析軟焊料中空洞率較小時(shí)，VDMOS器件空洞率與大漏電和高熱阻問題的相關(guān)關(guān)系。并解析空洞率改變?cè)斐梢陨蠁栴}的主要原因。

1　相關(guān)理論

1．1VDMOS器件

VDMOS(Vertical Double-Diffusion Metal-Oxide-Semiconductor)垂直雙擴(kuò)散金屬氧化物晶體管，通過平面自對(duì)準(zhǔn)雙擴(kuò)散制成，以N型溝道為例，其單胞結(jié)構(gòu)圖如圖1所示。正常工作時(shí)，VGS正偏、VDS正偏，在P型區(qū)形成導(dǎo)電溝道，電子流向如圖中箭頭所示。這種結(jié)構(gòu)具有較短溝道，因此柵源開啟電壓Vth小;具有縱向漏極，故而耐壓大。同時(shí)，VDMOS器件是由多個(gè)圖1所示的單胞并聯(lián)構(gòu)成。因?yàn)檫@種多單胞的結(jié)構(gòu)，VDMOS的電流較大。

圖1　VDMOS單胞結(jié)構(gòu)

1．2軟焊料空洞

軟焊料空洞普遍存在，主要產(chǎn)生于上芯過程中［7］。通過軟焊材料即焊錫材料粘結(jié)引線框架和芯片。整個(gè)上芯過程中，充斥N2、H2于整個(gè)環(huán)境中，N2作為惰性氣體趕走活性氣體，H2還原已被氧化的Cu引線框架。通過電腦程序以及光學(xué)和傳感系統(tǒng)確定芯片位置，放置好引線框架。通過加熱引線框架的同時(shí)，使焊錫靠近引線框架，焊錫因高溫熔化滴在引線框架中央位置。焊錫融化時(shí)，頂針將晶圓上切割好的芯片上頂、真空吸嘴吸住芯片，芯片被放置于熔融的焊錫上，使兩者完整粘結(jié)。整個(gè)上芯過程中，由于焊錫材料中含有揮發(fā)性物質(zhì)，引線框架上氧化物均可在高溫條件下?lián)]發(fā)，導(dǎo)致在焊錫材料中形成氣泡;另外溫度控制不合適、放置芯片時(shí)力度不夠、N2、H2充斥速度過大等均可造成軟焊料中空洞。因此，軟焊料空洞廣泛存在，這種廣泛存在的空洞與大漏電和高熱阻兩種主要失效模式之間的相互關(guān)系是此次研究的重要內(nèi)容。通過X-RAY檢測(cè)儀對(duì)軟焊料中空洞率進(jìn)行分析檢測(cè)，X-RAY不可以通過軟焊料，卻可以通過空氣。故通過X-RAY可以得出軟焊料中空洞幾率。

1．3漏電流

正常情況下，對(duì)于塑封VDMOS器件，只有當(dāng)VGS＞0，VDS＞0時(shí)，導(dǎo)電溝道形成，漏源(DS)之間才有可能形成導(dǎo)通電流。當(dāng)VGS＜0或者VDS＜0時(shí)，DS之間仍存在電流時(shí)，或柵源(GS)之間存在電流，當(dāng)這個(gè)電流超過一定范圍時(shí)，稱為漏電流。漏電流又分為柵源漏電流和漏源漏電流。

1．4熱阻

熱阻指的是熱流(功率)流過導(dǎo)熱體所受到的阻力。定義為器件熱流通道上溫度差與產(chǎn)生溫差的耗散功率的比。

其中T

j

表示結(jié)溫，T

a

表示環(huán)境溫度，T

c

表示器件表面殼體溫度，P表示耗散功率，分別代表R

thja

和R

thjc

兩種類型的熱阻。對(duì)于器件熱的傳遞包括3種主要形式:熱傳導(dǎo)、熱輻射、熱對(duì)流。其中熱傳導(dǎo)約占60%，熱對(duì)流約占25%～30%，熱輻射只占10%～15%。熱傳導(dǎo)屬于R

thjc

的范疇，熱輻射與熱對(duì)流屬于R

thja

的范疇。R

thja

與R

thjc

之間的區(qū)別如圖2(a)所示。

圖2　Rthja與Rthjc異同

從測(cè)試原理區(qū)分，功率VDMOS的熱阻分為穩(wěn)態(tài)熱阻［8］和瞬態(tài)熱阻［9］兩種。穩(wěn)態(tài)熱阻是在提供器件連續(xù)脈沖且器件溫度達(dá)到穩(wěn)定的條件下測(cè)量的，而瞬態(tài)脈沖是在提供器件單一脈沖的溫度不穩(wěn)狀態(tài)下測(cè)量的。穩(wěn)態(tài)熱阻是考核器件設(shè)計(jì)對(duì)器件性能的影響，而瞬態(tài)熱阻更多考核工藝對(duì)器件可靠性造成的影響。本次研究測(cè)試的是瞬態(tài)熱阻，通過瞬態(tài)功率脈沖較為迅速的測(cè)試出功率VDMOS器件的熱阻，判斷出器件散熱能力的高低。熱阻測(cè)試原理如圖2(b)所示，通過加瞬態(tài)單一脈沖測(cè)試等效二極管兩端壓降DVDS來反應(yīng)溫度變化，等效二極管I-V特性與溫度的關(guān)系:，則，其中為常數(shù)，溫度變化ΔT=αΔU，可得出熱阻。選擇這種方式作為瞬態(tài)熱阻測(cè)試，一方面是因?yàn)樗矐B(tài)溫度獲取的不方便，更為重要的是體二極管是漏源(DS)一部分，其電壓變化可以表征整個(gè)DS間電壓變化。

2　實(shí)驗(yàn)數(shù)據(jù)采集與分析

從生產(chǎn)工藝出發(fā)，采集大量大漏電、高熱阻樣品的直流參數(shù)、熱阻、空洞率數(shù)據(jù)，另外對(duì)部分器件進(jìn)行了SEM和EDS分析檢測(cè)。對(duì)于直流參數(shù)采集，使用STA2100測(cè)試機(jī)，主要關(guān)心IDSS和ISGS兩個(gè)關(guān)于漏電流的參數(shù)的測(cè)試。對(duì)于熱阻測(cè)試，使用DM2000測(cè)試機(jī)，主要關(guān)心Rth這項(xiàng)數(shù)據(jù)。另外，X-RAY檢測(cè)儀測(cè)試空洞率，SEM拍照觀測(cè)表面形態(tài)，EDS能譜分析檢測(cè)污染離子聚集。

2．1熱阻與空洞率

在§1．4中已提到，芯片的3種主要傳熱方式中熱傳導(dǎo)約占60%，熱對(duì)流約占25%～30%，熱輻射只占10%～15%。作為主要傳熱方式的熱傳導(dǎo)的主要途徑是通過軟焊料連接芯片和引線框架散熱。而空洞正好存在于作為重要連接材料的軟焊料中。一般而言，軟焊料主要材料為錫鉛合金，而錫鉛以及Cu引線框架的導(dǎo)熱率遠(yuǎn)高于空氣的導(dǎo)熱率，具體相關(guān)材料的導(dǎo)熱系數(shù)如表1所示。

表1　300K下錫、鉛、銅、硅、空氣導(dǎo)熱率

由表1可知錫、鉛、銅、硅的導(dǎo)熱率均遠(yuǎn)高于空氣導(dǎo)熱率，故而當(dāng)軟焊料中含有空洞時(shí)，空洞將給芯片通過軟焊料到Cu引線框架的散熱路徑帶來嚴(yán)重阻礙，數(shù)值上的表現(xiàn)即帶來熱阻值的增大。當(dāng)軟焊料中空洞造成熱阻過大，帶來散熱不良，進(jìn)一步造成芯片局部高溫，高溫會(huì)進(jìn)一步造成電流增大，而根據(jù)PN結(jié)間IV關(guān)系，可知電流增大會(huì)繼續(xù)增大器件功耗帶來結(jié)溫上升。在這樣的正反饋情形下，器件惡化的幾率大大增加。另外一個(gè)重要原因，作為功率VDMOS器件，需要長(zhǎng)期工作于功率循環(huán)中，也加速了I與T之間的正反饋。故判斷熱阻會(huì)隨著空洞率的增大而增大。另外因?yàn)樾酒?種主要傳熱方式中熱傳導(dǎo)約占60%，熱對(duì)流約占25%～30%，熱輻射只占10%～15%。因此空洞率較小時(shí)，由于空洞所造成的熱傳導(dǎo)路徑上的阻力可以通過熱輻射和熱對(duì)流得到緩解，故判斷空洞率較小時(shí)，熱阻隨空洞率的增長(zhǎng)速度遠(yuǎn)不如空洞率較大時(shí)的增長(zhǎng)速度。

已有研究表明空洞率較大時(shí)會(huì)引起Rth的增大，本次研究推測(cè)不僅空洞率較大對(duì)器件熱阻有影響，當(dāng)空洞率較小時(shí)，Rth與空洞率之間依然存在正相關(guān)關(guān)系，只是空洞率越小時(shí)Rth隨空洞率增長(zhǎng)速度不如空洞率大的時(shí)候Rth的增長(zhǎng)速度，并且空洞率較小時(shí)，Rth隨著單位空洞率的浮動(dòng)較大，規(guī)律性不強(qiáng)。為驗(yàn)證較小空洞率時(shí)，熱阻隨空洞率變化，選取某產(chǎn)品數(shù)據(jù)進(jìn)行擬合，如圖3所示。

圖3　Rth與空洞率相關(guān)關(guān)系

由圖3(a)數(shù)據(jù)擬合結(jié)果可知，隨著空洞率的增大，Rth呈現(xiàn)增長(zhǎng)趨勢(shì);但空洞率＜4．5%時(shí)的Rth增長(zhǎng)速度落后于空洞率＞4．5時(shí)的Rth增長(zhǎng)速度。另外，大部分?jǐn)?shù)據(jù)點(diǎn)集中在空洞率＜4．5%的情形下，因此將空洞率＜4．5%范圍內(nèi)，Rth隨空洞率增長(zhǎng)的趨勢(shì)進(jìn)一步作圖，將該范圍的數(shù)據(jù)進(jìn)行擬合，結(jié)果如圖3(b)所示。由圖3(b)可知，空洞率=2．5%前后Rth隨空洞率增大的速度有所不同。當(dāng)空洞率＜2．5%時(shí)，Rth會(huì)在1．14～1．19這個(gè)較小的范圍變化;而當(dāng)2．5%＜空洞率＜4．5%時(shí)，Rth會(huì)在1．19～1．32之間變化，變化幅度較空洞率＜2．5%時(shí)進(jìn)一步增大。所測(cè)芯片中，空洞率＜2．5%時(shí)的芯片占到所有測(cè)試樣品的52.6%，故進(jìn)一步將空洞率＜2．5%時(shí)的，Rth與空洞率之間的相關(guān)關(guān)系進(jìn)行擬合，如圖3(c)所示。由圖3(c)可以看出，雖然Rth隨空洞率的變化有一定范圍內(nèi)的浮動(dòng)，但在空洞率＜2．5%這種空洞率特別小的情形下，Rth與空洞率之間仍存在正相關(guān)關(guān)系。因?yàn)樯闲具^程中壓焊溫度控制不當(dāng)、惰性氣體注入速度過快、載體氧化物揮發(fā)等原因帶來的軟焊料中的空洞，熱阻值體現(xiàn)出隨空洞率增長(zhǎng)而增長(zhǎng)的趨勢(shì)。熱阻值升高是因?yàn)榭斩创嬖趲淼脑缙谑?，另一方面，功率VDMOS長(zhǎng)期處于功率循環(huán)中，如果相連材料間溫度膨脹系數(shù)不同，則長(zhǎng)期高溫以及功率循環(huán)環(huán)境下，小型的孔洞也會(huì)膨脹擴(kuò)大，使得器件空洞率上升、大型空洞增加，這必然帶來器件熱阻值的增加和其他性能的進(jìn)一步惡化，即由于空洞存在帶來的后期失效。芯片、軟焊料、Cu引線框架主要材料錫、鉛、銅、硅的溫度膨脹系數(shù)如取自表2所示。

表2　錫、鉛、銅、硅、空氣溫度膨脹系數(shù)

由表2可知，錫、鉛、銅、硅以及空氣間的線膨脹系數(shù)相差較大，故長(zhǎng)期工作于功率循環(huán)下的VDMOS器件，如果存在小型空洞，也是器件潛在的危險(xiǎn)。因此由于小型空洞存在給器件早期測(cè)試出廠和后期使用中帶來極大影響，所以嚴(yán)格控制后道工藝上芯過程中空洞的產(chǎn)生是亟待解決的問題。

圖4　ANSYS熱模擬

為直觀體現(xiàn)空洞存在給期間帶來的工作溫度的改變，使用ANSYS熱分析軟件［10］對(duì)含有空洞的不良品與不含空洞的良品進(jìn)行了熱模擬，其模擬結(jié)果如圖4所示。

由圖4可知，空洞的存在將帶來器件整體工作溫度的升高以及空洞處的溫度急劇提升，而這樣的不均勻的溫度分布以及溫度升高即體現(xiàn)在熱阻值的升高上。

2．2ISGS、IDSS與空洞率之間關(guān)系

引言中已提到大漏電的來源有很多方面，而通過研究得到其主要來源有兩方面:可動(dòng)污染離子運(yùn)動(dòng)，Al的電遷移［11］。后道工藝中從切晶到塑封，芯片一直裸露于環(huán)境中。切晶到塑封中任意環(huán)節(jié)工作環(huán)境控制不當(dāng)，去離子水不潔凈，原材料不純凈等均將帶來離子污染。造成大的漏電流的可動(dòng)污染離子，隨著溫度的升高而加劇定向運(yùn)動(dòng)，因此推斷隨著溫度的升高，溫升較高的地方會(huì)聚集可動(dòng)污染離子帶來的漏電流的增大。另一方面，Al的電遷移是指在高溫或大電流下的質(zhì)量輸運(yùn)現(xiàn)象，結(jié)果在一定區(qū)域形成Al的空洞，一定區(qū)域形成Al的堆積。Al的空洞造成開路，Al堆積造成短路。Al的堆積將帶來漏電流的增加［12］。而Al電遷移的壽命模型可以用BLACK方程描述:。其中，MTF為電遷移樣品壽命，J為電流密度，Ea為激活能，k為波爾茲曼常數(shù)，T為絕對(duì)溫度。由方程可知，隨著溫度T的增大，器件的電遷移壽命MTF將減小。同時(shí)Al質(zhì)軟、機(jī)械強(qiáng)度差在工藝中易劃傷等特點(diǎn)進(jìn)一步促進(jìn)了Al在高溫和大電流下的電遷移。由于隨著空洞率升高，將導(dǎo)致器件熱阻升高，在器件工作過程中會(huì)導(dǎo)致芯片散熱不良或局部過熱，而理論分析，高溫環(huán)境下應(yīng)該會(huì)帶來可動(dòng)污染離子運(yùn)動(dòng)和Al的電遷移加劇造成漏電流增大。因此，推斷漏電流與空洞率之間應(yīng)該存在正相關(guān)關(guān)系，故將數(shù)據(jù)擬合如圖5所示。

圖5　ISGS與空洞率相互關(guān)系

由圖5數(shù)據(jù)擬合得到的曲線可知當(dāng)空洞率較小時(shí)，漏電流ISGS、IDSS的大小與空洞率之間亦存在正相關(guān)關(guān)系。由圖5(a)、5(b)可判斷出柵源漏電流∝空洞率。并且由圖5(a)可知，空洞率=2．5%約為ISGS隨空洞率增大速度改變的一個(gè)中間點(diǎn)。同時(shí)因?yàn)榭斩绰剩?．5%的芯片占了整個(gè)測(cè)試芯片的大部分，因此將空洞率＜2．5%條件下，ISGS與空洞率之間進(jìn)一步擬合，如圖5(b)所示。由圖5(b)可知，當(dāng)空洞率較小時(shí)，ISGS與空洞率之間也表現(xiàn)為在一定范圍內(nèi)波動(dòng)增大。因此我們推測(cè)空洞率較小時(shí)，空洞率的大小也正相關(guān)于柵源漏電流ISGS的大小。由圖5(c)可知，IDSS也體現(xiàn)出隨空洞率增加而增加的趨勢(shì)，我們?nèi)匀豢梢园l(fā)現(xiàn)空洞率=2．5%可以作為IDSS隨空洞率增大速度的一個(gè)分界點(diǎn)?？斩绰剩?．5%時(shí)，IDSS隨空洞率的變化如圖5(d)所示。綜上所述，通過圖5，得出隨著空洞率的增大，漏電流ISGS、IDSS均會(huì)隨著空洞率的增加而增加;只是空洞率=2．5%作為分界點(diǎn)，當(dāng)空洞率＜2．5%時(shí)漏電流增大速度不如空洞率＞2．5%時(shí)快。同時(shí)對(duì)比3．1所得出的Rth與空洞率之間關(guān)系發(fā)現(xiàn)，隨著空洞率的增大，Rth、ISGS、IDSS增長(zhǎng)的趨勢(shì)很相似，均在2．5%前后表現(xiàn)出增長(zhǎng)速度不同。隨著空洞率增大的增大ISGS、IDSS均會(huì)增大，而通過2．1已知空洞的增大會(huì)造成Rth增大，散熱能力的下降。故判斷ISGS、IDSS隨空洞率增大的原因主要來自于Rth增大造成的散熱能力的下降，結(jié)溫的升高［13］。

以上研究結(jié)果已表明，ISGS、IDSS會(huì)隨空洞率增大而增大，符合高溫帶來Al的電遷移和可動(dòng)污染離子移動(dòng)的推斷。為進(jìn)一步證明因?yàn)榭斩创嬖谠斐傻钠骷岵涣紝?dǎo)致的結(jié)溫升高，會(huì)進(jìn)一步導(dǎo)致可動(dòng)污染離子運(yùn)動(dòng)加劇，并且Al的電遷移現(xiàn)象也會(huì)更明顯。所以接下來采取SEM以及EDS觀測(cè)高溫?zé)狳c(diǎn)周圍Al的電遷移和可動(dòng)污染離子聚集現(xiàn)象。通過SEM觀測(cè)了存在燒傷熱點(diǎn)的芯片的熱點(diǎn)及其周圍的Al堆積現(xiàn)象。如圖6所示。

圖6　燒傷熱點(diǎn)及其周圍Al堆積現(xiàn)象

由圖6可知熱點(diǎn)周圍存在堆積的Al，而不存在熱點(diǎn)的其他Al表面較為平整?？梢夾l會(huì)朝著高溫區(qū)域運(yùn)動(dòng)，帶來高溫區(qū)域的Al堆積。存在空洞的VDMOS塑封器件，因?yàn)榭斩创嬖冢瑤頍岱植疾痪鶆?，空洞處溫度較高形成小型過熱區(qū)域，加速此區(qū)域的Al堆積，而Al堆積帶來的器件性能不良主要體現(xiàn)在直流參數(shù)IDSS和IGSS上。關(guān)于可動(dòng)離子污染運(yùn)動(dòng)，對(duì)熱點(diǎn)及其周圍區(qū)域進(jìn)行了EDS能譜分析，如圖7所示。

圖7　熱點(diǎn)附近EDS取點(diǎn)區(qū)域及EDS能譜圖

由以上能譜分析結(jié)果可知，燒毀熱點(diǎn)處存在Na、P、Cl離子聚集，而在燒毀熱點(diǎn)0．5 μm～1 μm的區(qū)域已完全檢測(cè)不到污染離子的存在。軟焊料存在的空洞造成塑封VDMOS器件工作時(shí)溫度分布不均，使得可動(dòng)污染離子朝著溫度較高區(qū)域聚集，而可動(dòng)污染離子濃度在該區(qū)域的增高也將引起該區(qū)域漏電流的增大。

綜上所述，在高溫循環(huán)工作情形下，小型的空洞也會(huì)帶來器件溫度分布不均，進(jìn)一步帶來高溫處Al的電遷移和可動(dòng)污染離子的堆積，從而增大漏電流。空洞改變漏電流與熱阻隨空洞變化的規(guī)律一致，均可以空洞率＜2．5%為分界點(diǎn)，較小空洞率時(shí)，其隨空洞率增長(zhǎng)的趨勢(shì)較緩慢，而隨著空洞率上升，漏電流等增長(zhǎng)趨勢(shì)會(huì)增加的更明顯。

3　結(jié)論與分析

通過直流參數(shù)，熱阻參數(shù)以及X-RAY、SEM、EDS分析檢測(cè)證明了，當(dāng)空洞率較小時(shí)，熱阻依然隨空洞率的增加而增加，并且此次研究表明，空洞率=2．5%作為分界點(diǎn)，當(dāng)空洞率＜2．5%時(shí)，Rth、ISGS、IDSS隨空洞率增大變化較緩慢，而空洞率＞2．5%增速較快。推斷Rth隨著空洞率增加而增加是因?yàn)榭諝鈱?dǎo)熱率遠(yuǎn)不如錫、鉛、銅、硅導(dǎo)熱率，而空洞較小時(shí)Rth增長(zhǎng)速度較慢是因?yàn)闊醾鲗?dǎo)只是器件散熱途徑之一，而同時(shí)由于錫、鉛、銅、硅、空氣溫度膨脹系數(shù)相差甚遠(yuǎn)，故而小型空洞也會(huì)成為功率VDMOS器件的潛在危害。關(guān)于漏電流隨著空洞率的增長(zhǎng)表現(xiàn)出了與Rth隨空洞率增長(zhǎng)的相同增長(zhǎng)趨勢(shì)，判斷漏電流隨著空洞率的增長(zhǎng)實(shí)際上是空洞存在造成器件工作時(shí)溫度分布不均，引起高溫區(qū)域Al堆積以及污染離子聚集，最終帶來的漏電流的上升。通過此次研究，可知軟焊料中空洞的存在嚴(yán)重影響到了器件性能，尋找溫度膨脹系數(shù)更接近、導(dǎo)熱率更高的軟焊料，選擇較好的芯片背材和控制工藝條件是上芯過程尤其要主要的問題。

［1］李新，周毅，孫承松．塑封微電子器件失效機(jī)理研究進(jìn)展［J］．半導(dǎo)體技術(shù)，2008，33(2):98－101．

［2］陸寧．關(guān)于VDMOS柵源漏電問題的研究［J］．電子與封裝，2010，10(12):27－31．

［3］劉俠，夏曉娟，孫偉鋒．鈍化層質(zhì)量對(duì)高壓功率器件可靠性的影響［J］．固體電子學(xué)研究與進(jìn)展，2009，29(3):465－468．

［4］施建根，孫偉鋒，景偉平，等．車載IGBT器件封裝裝片工藝中空洞的失效研究［J］．電子與封裝，2010，10(2):23－27．

［5］謝鑫鵬，畢向東，胡俊，等．空洞對(duì)功率芯片粘貼焊層熱可靠性影響的分析［J］．半導(dǎo)體技術(shù)，2009，34(10):960－964．

［6］唐穗生．功率MOSFET的封裝失效分析［J］．電子元器件應(yīng)用，2008，10(1):78－80．

［7］潘少輝，何倫文，汪禮康，等．VDMOS器件貼片工藝中氣泡的形成機(jī)制與影響［J］．半導(dǎo)體技術(shù)，2007，32(5):436－439．

［8］董晨曦，王立新．功率VDMOS穩(wěn)態(tài)熱阻測(cè)試的關(guān)鍵影響因素［J］．電子器件，2013，36(2):143－148．

［9］孫銑．功率器件的瞬態(tài)熱阻測(cè)試［J］．中國(guó)集成電路，2012 (12):62－66．

［10］華慶，殷景華，焦國(guó)芹，等．基于ANSYS的功率VDMOS器件的熱分析及優(yōu)化設(shè)計(jì)［J］．電子器件，2009，32(2):354－356．

［11］陳軍，毛昌輝．鋁銅互連線電遷移失效的研究［J］．稀有金屬，2009，33(4):530－530．

［12］萬延樹．塑料封裝可靠性問題淺析［J］．電子與封裝，2007，7(1):8－13．

［13］Barletta G，Currò G．Junction Leakage Current Degradation under High Temperature Reverse-Bias Stress Induced by Band-Defect-Band Tunnelling in Power VDMOS［J］．Microelectronics Reliability，2005，45(5):994－999．

譚稀(1991－)，女，蘭州大學(xué)物理科學(xué)與技術(shù)學(xué)院微電子與固體電子學(xué)在讀碩士研究生，主要研究方向?yàn)榘雽?dǎo)體器件與集成電路及其相關(guān)研究，tanx13@lzu．edu．cn;

劉肅(1953－)，男，教授，博士生導(dǎo)師，主要研究方向?yàn)榘雽?dǎo)體器件與集成電路，寬禁帶半導(dǎo)體薄膜材料及器件，有機(jī)發(fā)光器件等。

EEACC:2570F10．3969/j．issn．1005－9490．2015．01．009

功率VDMOS器件漏電流、熱阻與軟焊料空洞率的關(guān)系*

譚稀1，蒲年年1，徐冬梅2，崔衛(wèi)兵2，王磊2，朱宇鵬2，柴彥科1，劉肅1*
(1.蘭州大學(xué)微電子研究所，蘭州730000;2.華天微電子股份公司，甘肅天水74100)

現(xiàn)在被廣泛應(yīng)用的VDMOS器件存在諸多失效模式，主要表現(xiàn)為直流參數(shù)大漏電和熱阻過高問題，限制了器件應(yīng)用。通過對(duì)其失效器件進(jìn)行X-RAY、SEM、EDS分析表征得到相關(guān)規(guī)律。研究結(jié)果表明空洞率相對(duì)較小時(shí)，漏電流大小、熱阻值高低均與空洞率成正相關(guān)關(guān)系，只是隨空洞率增長(zhǎng)的趨勢(shì)有所變化。構(gòu)成器件的不同材料膨脹系數(shù)與導(dǎo)熱率不同以及空氣導(dǎo)熱率較低是空洞率引起熱阻值改變的主要原因;高熱阻加速了Al的電遷移和可動(dòng)污染離子移動(dòng)，最終導(dǎo)致器件漏電流增大。關(guān)鍵詞:VDMOS;大漏電;高熱阻;空洞率;X-RAY;SEM;EDS

TN305．94;TN386．1

A文獻(xiàn)標(biāo)識(shí)碼:1005－9490(2015)01－0037－07

2014－01－07修改日期:2014－02－13

項(xiàng)目來源:甘肅省科技重大專項(xiàng)項(xiàng)目(1203GKDE008)