馬萬里，聞?wù)h

（深圳方正微電子有限公司，廣東 深圳 518116）

1 引言

平面型VDMOS的制作過程中，為了滿足器件的電學(xué)性能需求，要求源區(qū)與體區(qū)必須短接[1]，在兩個多晶硅柵極之間，左右兩個源區(qū)與其中間的體區(qū)，通過金屬短接在一起，再引出源極。

在實際傳統(tǒng)的制造工藝流程中，在制作源極區(qū)域時，首先利用一層掩模板，通過光刻在體區(qū)內(nèi)做出光刻膠塊，將體區(qū)中心阻擋住一部分，然后再進行源區(qū)的離子注入。傳統(tǒng)的做法存在一些弊端，因為此處必須做一次源區(qū)光刻，所以制造成本較高。

2 源極（SRC）區(qū)域不同制作技術(shù)

鑒于傳統(tǒng)做法的弊端，有一些改進方法可以簡化流程、節(jié)約制造成本、提高器件可靠性。諸如通過刻蝕硅孔將源區(qū)與P型體區(qū)短接；或者利用厚氧化層阻擋部分源區(qū)注入的方式；利用多重側(cè)墻阻擋源區(qū)注入的方式。在提高元胞密度的同時，減小了制作時的工藝復(fù)雜度，降低了成本。

2.1 刻蝕硅孔法以及工藝實現(xiàn)

第一步：在源區(qū)層次，采用普注的方式進行源區(qū)注入，將體區(qū)完全覆蓋住，這樣就可以省掉源區(qū)光刻，降低了成本。

第二步：在接觸孔層次，在刻出接觸孔后，繼續(xù)刻蝕接觸孔底部的硅，要確保能將源區(qū)刻蝕穿，如圖1所示。

圖1 N+源區(qū)中間刻蝕出硅孔

第三步：生長金屬層，填入到硅孔內(nèi)，將源區(qū)/體區(qū)短接起來。

采用刻蝕硅孔的方法，可省去源區(qū)光刻同時又不額外增加光刻步驟，僅在刻蝕接觸孔的時候，因為介質(zhì)層膜層材料與硅襯底相差很大，故需要分兩步刻蝕。諸如，采用Plus ETCH MXP Centura機型先進行接觸孔介質(zhì)層的刻蝕，接著采用Precision 5000MarkⅡ機型進行硅孔的刻蝕。兩次刻蝕均利用了接觸孔光刻形成的圖形，未增加工藝復(fù)雜度。采用此辦法刻蝕的實際效果如圖2所示。圖中虛線顯示的是源區(qū)所在的大致位置。

圖2 硅孔刻蝕

2.2 厚氧化層阻擋部分源區(qū)注入法以及工藝實現(xiàn)

對于平面型VDMOS，在終端的制作過程中一般都要生長厚的氧化層，通過合理的設(shè)計，可以在元胞區(qū)對應(yīng)于體區(qū)的中央位置保留一部分氧化層，后續(xù)利用此氧化層和多晶硅柵極做屏蔽，進行源區(qū)的自對準注入，就可以形成源區(qū)[2]。此法的優(yōu)點是，既省略了源區(qū)光刻工序，同時又不增加任何多余的工藝步驟。具體制作過程如下：

第一步，在終端制作過程中，刻蝕厚氧化層時，保留元胞區(qū)的部分厚氧化層；

第二步，制作多晶硅柵極和P-體區(qū)；

第三步，利用柵極多晶硅和元胞區(qū)的厚氧化層做阻擋，進行源區(qū)的離子注入，如圖3所示；

第四步，介質(zhì)層的生長、接觸孔刻蝕、金屬層的制作等。

此流程中源區(qū)制作時不需要進行光刻，省去了一層掩模版。只是在進行接觸孔刻蝕的時候，需延長刻蝕時間，將體區(qū)中心區(qū)域的厚氧化層刻蝕掉。

圖3 利用厚氧化層掩蔽進行N+源區(qū)注入

2.3 多重側(cè)墻阻擋注入法以及工藝實現(xiàn)

在源區(qū)注入后，采用側(cè)墻做阻擋，進行深體區(qū)的注入，再生長一層側(cè)墻，進行P+注入，將N+源區(qū)中間隔斷。這樣就確保了后續(xù)接觸孔內(nèi)的金屬，可以將源區(qū)與體區(qū)短接。具體的實施步驟如下：

第一步，制作多晶柵極和體區(qū)；

第二步，生長氮化硅，形成第一層側(cè)墻；

第三步，利用第一層側(cè)墻的阻擋做P深體區(qū)注入；

第四步，淀積二氧化硅并刻蝕，形成第二層側(cè)墻；

第五步，利用第二層側(cè)墻的阻擋進行P+注入，將這部分區(qū)域的N+源區(qū)反型，從而將N+源區(qū)隔斷，如圖4所示；

第六步，介質(zhì)層的生長、接觸孔刻蝕、金屬層的制作等。

圖4 利用第二側(cè)墻屏蔽進行P+區(qū)注入

3 結(jié)果分析以及討論

3.1 不同方法的差異對器件EAS能力影響分析

源區(qū)在制作過程中，之所以要通過光刻來定義注入?yún)^(qū)域，而不直接采用普注的方式，關(guān)鍵在于后續(xù)步驟中需要將源區(qū)與P型體區(qū)短接起來，使得在VDMOS器件結(jié)構(gòu)中，由源區(qū)/P型體區(qū)/N型外延形成的寄生NPN三極管的發(fā)射結(jié)實現(xiàn)零偏置，從而避免因為該三極管導(dǎo)通產(chǎn)生的EAS失效問題[3，4]，平面型VDMOS器件中寄生的三極管工作原理如圖5所示。

圖5 平面VDMOS器件中寄生的三極管工作原理

3種新的制造方法，在源區(qū)層次都不需做光刻，后續(xù)在金屬層生長后，將源區(qū)與P型體區(qū)短接的效果方面，利用厚氧化層阻擋部分源區(qū)注入的方式和利用多重側(cè)墻阻擋注入的方式與常規(guī)的做法是一樣的。對于刻蝕硅孔將源區(qū)與P型體區(qū)短接的方法，源區(qū)是通過硅孔的側(cè)壁與體區(qū)連接起來，如圖1所示。由于源區(qū)的結(jié)深很淺，常規(guī)情況下只有不到0.4 μm，所以硅孔內(nèi)的金屬與源區(qū)的接觸面積非常有限，影響與體區(qū)的短接效果，這會影響到器件的EAS能力。為了改善這種狀況，可以在刻蝕接觸孔的時候，當硅孔刻蝕完成以后，再對接觸孔進行一次濕法腐蝕，使得接觸孔的硅孔開口邊緣兩側(cè)顯露出來，如圖6所示。后續(xù)接觸孔內(nèi)填充的金屬層可以與這部分區(qū)域接觸，增大了源區(qū)與金屬層的接觸面積，改善了EAS能力[5]。

圖6 濕法刻蝕掉硅孔開口處的氧化層

3.2 不同制造方法的工藝實現(xiàn)要點分析

這些優(yōu)化的制造方法，由于省去了一層掩模版，工藝流程相對原來有些變化，所以原先流程中部分步驟的工藝參數(shù)已不適合新的工藝流程，需要做工藝上的變更。

3.2.1 刻蝕硅孔的方法

相對于傳統(tǒng)做法，需要在接觸孔刻蝕時，刻穿介質(zhì)層和源區(qū)在體區(qū)中形成的結(jié)，刻蝕時間加長很多，并且刻蝕氣體成分也需要根據(jù)不同階段來分別設(shè)置不同組分，刻蝕菜單需要優(yōu)化[6]。采用此方法制作的器件剖面如圖7所示。

圖7 硅孔內(nèi)填金屬將源區(qū)/體區(qū)短接

3.2.2 厚氧化層阻擋部分源區(qū)注入法

此方法在設(shè)計以及工藝上，重點要關(guān)注P型體區(qū)中心位置所保留的厚氧化層的位置精度。如果偏向一邊過于嚴重，就會造成P型體區(qū)注入再驅(qū)入后，兩側(cè)的溝道長度不一致，如圖8所示，厚氧化層偏向左側(cè)，造成P體區(qū)注入時左側(cè)實際注入的離子數(shù)少，經(jīng)過驅(qū)入后左側(cè)橫向擴散距離短，形成的溝道就比右側(cè)的短，反應(yīng)到器件電性參數(shù)上，就是閾值電壓（Vth）會出現(xiàn)波動。嚴重時溝道短的一側(cè)會產(chǎn)生源漏之間漏電（Idss）失效的現(xiàn)象。

以4 A、600 V的平面型VDMOS為例，N+區(qū)注入的橫向?qū)挾龋春裱趸瘜舆吘壘嚯x多晶硅邊緣）一般在0.8 μm以內(nèi)，如果厚氧化層的實際位置偏離中心位置大于0.4 μm，其中一側(cè)的溝道就會受到影響，出現(xiàn)Idss失效就不可避免。

圖8 厚氧化層左偏對VDMOS溝道的影響

3.2.3 多重側(cè)墻阻擋注入法

設(shè)計以及工藝上，需要注意兩次側(cè)墻的材料以及形成方式，還需注意兩次P型離子注入的劑量以及能量，因為不同步驟注入目的不同，所以注入劑量相對值大小有限定，如表1所示。

4 結(jié)束語

平面型VDMOS器件的基本結(jié)構(gòu)已是大家所熟知，目前市場競爭的焦點在于制造成本。通過優(yōu)化設(shè)計和工藝流程，省去部分光刻層次，就可以大幅度降低制造成本。如文中提出的通過刻蝕硅孔將源區(qū)與P型體區(qū)短接，或者利用厚氧化層阻擋部分源區(qū)注入的方式，利用多重側(cè)墻阻擋注入的方式，都可以省去源區(qū)的光刻，并且工藝復(fù)雜度不會增加。

表1 多重側(cè)墻阻擋注入法的工藝參數(shù)

[1] 李意，尹華達. 功率MOSFET雪崩擊穿問題分析[J]. 電源技術(shù)應(yīng)用，2003，6(12)：685-688.

[2] 馬萬里. 一種VDMOS制作方法和一種VDMOS器件[P].中國∶ 201410056767.6,2014.2.18

[3] 張麗，莊奕琪. 關(guān)于VDMOSFET二次擊穿現(xiàn)象的分析和研究[J]. 電子器件，2005，28(1)：105-109.

[4] 劉松，葛小榮. 理解功率MOSFET的UIS及雪崩能量[J].今日電子，2010，04(4)：52-54.

[5] 馬萬里. 一種平面VDMOS器件及其制造方法[P]. 中國∶201310219105.1,2013.06.04

[6] 馬萬里，趙文魁. 溝槽型VDMOS源區(qū)的不同制作方法研究[J].半導(dǎo)體技術(shù)，2011，36(11)：840-843.