基于FPGA的分布式干擾機實現(xiàn)

焦龍飛,莫子軍

(西安電子科技大學(xué) 電子工程學(xué)院,陜西 西安710071)

摘要為了有效對抗預(yù)警機、新型雷達(dá)網(wǎng)、通信網(wǎng)以及導(dǎo)航系統(tǒng),在現(xiàn)代電子對抗中普遍使用分布式干擾技術(shù)。文中分析了分布式干擾的基本原理,并以FPGA為平臺實現(xiàn)分布式干擾機的研制。分布式干擾機以DRFM為核心,使用FPGA內(nèi)部FIFO完成假目標(biāo)的轉(zhuǎn)發(fā)與延時,實現(xiàn)了對雷達(dá)的分布式協(xié)同相干、非相干干擾。

關(guān)鍵詞分布式干擾機;FPGA;DRFM

收稿日期:2014-11-22

作者簡介:焦龍飛(1988—),男,碩士研究生。研究方向:FPGA嵌入式,電子對抗。E-mail:690061539@qq.com

doi:10.16180/j.cnki.issn1007-7820.2015.09.024

中圖分類號TN972

Realization of Distributed Jammer Based on FPGA

JIAO Longfei,MO Zijun

(School of Electronic Engineering,Xidian University,Xi’an 710071,China)

AbstractThe distributed jamming technology is widely used in modern electronic countermeasure to effectively counter the awacs,new types of radar networks,communication networks and navigation systems.This paper analyzes the basic principle of distributed jamming,and realizes the distributed jammer based on FPGA.With the core of DRFM,distributed jamming uses FPGA’s FIFO for the false target transmission and time delay,realizing the distributed collaborative coherent and noncoherent jamming of radar.

Keywordsdistributed jammer;FPGA;DRFM

分布式干擾機被國內(nèi)外專家認(rèn)為是對付組網(wǎng)雷達(dá)的一種行之有效的方法。相對于獨立工作的雷達(dá)干擾系統(tǒng),分布式干擾機對組網(wǎng)雷達(dá)的對抗優(yōu)勢不僅體現(xiàn)在干擾效果方面,且在對組網(wǎng)雷達(dá)中各個輻射源的偵察定位方面同樣優(yōu)勢明顯。

電子戰(zhàn)裝備為了適應(yīng)未來的戰(zhàn)場密集、復(fù)雜多變的電磁環(huán)境,并對感興趣的電子戰(zhàn)兵器進(jìn)行偵查、測向、干擾、反輻射摧毀,必須具備頻帶寬、對象廣、技術(shù)新、變化快的技術(shù)特點。電子戰(zhàn)是一個動態(tài)變化的作戰(zhàn)領(lǐng)域,只要存在戰(zhàn)爭,對抗與反對抗就不會完結(jié)。根據(jù)不斷變化的電子戰(zhàn)作戰(zhàn)對象和作戰(zhàn)環(huán)境,研究一些適應(yīng)未來高技術(shù)戰(zhàn)爭的新技術(shù)和新裝備。分布式干擾具有一系列新特點,是一種“面對面”的干擾,即眾多空間分布的干擾機群可壓制較大空域內(nèi)的雷達(dá)、通信臺或?qū)Ш浇邮諜C,因此在未來信息化戰(zhàn)場上,分布式干擾是對抗預(yù)警機、分布式雷達(dá)網(wǎng)、通信網(wǎng)和導(dǎo)航網(wǎng)的有力手段[1]。

分布式干擾機是在氣球載干擾機和無人機機載干擾機等形式發(fā)展起來的一種電子對抗設(shè)備。其可受控或自動地對敵方的電子設(shè)備進(jìn)行干擾。在特定區(qū)域內(nèi),其既可產(chǎn)生虛假的進(jìn)攻態(tài)勢也可掩護(hù)目標(biāo)。分布式干擾既可為群目標(biāo)進(jìn)行掩護(hù)干擾,也可用來進(jìn)行自衛(wèi)干擾[2]。

本文研制的分布式干擾機由兩套干擾機構(gòu)成,實現(xiàn)對雷達(dá)的分布式協(xié)同相干、非相干干擾。兩套干擾機在軟硬件上均采用相同的設(shè)計,其組成結(jié)構(gòu)如圖1所示。

1分布式干擾機的基本原理

1.1　干擾樣式原理分析

分布式干擾機原理樣機由兩套干擾機構(gòu)成,實現(xiàn)對雷達(dá)的分布式協(xié)同相干、非相干干擾,以實現(xiàn)對對雷達(dá)的角度欺騙干擾。兩種干擾樣式是以雷達(dá)天線的信號是否具有穩(wěn)定的相位關(guān)系來區(qū)分的[3]。

(1)非相干干擾。兩天線接收干擾源信號

(1)

圖1　分布式干擾機系統(tǒng)組成

經(jīng)和差處理后

(2)

經(jīng)混頻、中放(包括AGC控制),再經(jīng)相位檢波、誤差積分后的輸出角度誤差信號

(3)

經(jīng)天線方向圖近似為

(4)

跟蹤天線的指向角

(5)

(2)相干干擾。兩干擾源在雷達(dá)天線有穩(wěn)定相位

(6)

經(jīng)和差處理后

(7)

經(jīng)混頻、中放(包括AGC控制),再經(jīng)過相位檢波、誤差積分后的輸出角度誤差信號

(8)

其中

(9)

經(jīng)天線方向圖近似為

(10)

跟蹤天線的指向角為

(11)

1.2　單機干擾機工作原理

接收天饋單元收到的信號經(jīng)過接收通道單元進(jìn)行時分隔離、低噪聲放大、帶通濾波、檢波和對數(shù)視頻放大(DLVA)、門限檢測,形成各自的檢測輸出、視頻包絡(luò)輸出和中/射頻輸出,供給數(shù)字射頻存儲(DRFM)單元和偵察信號處理單元。

偵察信號處理單元測量各波段檢測信號的到達(dá)時間(TOA)、脈寬(PW),采集中頻信號的波形,接收信號的分選、輻射源檢測、威脅判決,將結(jié)果提交干擾決策與控制單元和無線數(shù)據(jù)鏈路。由于干擾帶寬較窄,信號處理單元、DRFM單元和干擾決策單元均在同一塊電路中完成。DRFM單元執(zhí)行干擾決策與控制單元發(fā)來的控制命令和設(shè)置參數(shù),完成對輸入射頻或中頻信號的采樣、存儲、讀出和干擾調(diào)制,將低功率的中頻干擾信號交付干擾發(fā)射單元[4]。

干擾發(fā)射單元完成干擾信號中頻到射頻的變頻和功率放大,通過干擾發(fā)射天線輻射輸出。無線數(shù)據(jù)鏈路完成干擾樣機與其他設(shè)備的雙向數(shù)據(jù)交互,接收上位機干擾樣式和干擾參數(shù)設(shè)置,回傳偵察處理結(jié)果和干擾機工作狀態(tài)。

上下變頻的本振由外部信號源產(chǎn)生,系統(tǒng)頻綜采用分布式設(shè)計方式,由溫補晶振產(chǎn)生高穩(wěn)定基準(zhǔn)信號,各分機系統(tǒng)由鎖相、倍頻等電路產(chǎn)生不同頻率的信號[5]。

1.3　分布式干擾模式

本組分布式干擾機采用收發(fā)分時全脈沖轉(zhuǎn)發(fā)干擾方式。其中干擾時間Tj,附加初始遲延τj,重復(fù)周期Tr,脈沖周期τ,假目標(biāo)間隔ΔT。

收發(fā)分時全脈沖轉(zhuǎn)發(fā)包括同步和異步兩種模式,同步與異步指主裝置和從裝置干擾信號到達(dá)雷達(dá)先后順序的相關(guān)性。同步方式指二者干擾信號雷達(dá)的時間有確定的先后關(guān)系,偶閃爍同時有無,奇閃爍同一時刻僅有一部裝置的干擾信號到達(dá)雷達(dá)。異步方式時不控制二者的到達(dá)時間[6]。

收發(fā)分時全脈沖同步轉(zhuǎn)發(fā)的使用條件是干擾機不滿足收發(fā)同時的隔離度要求,但允許干擾機延遲至少一個雷達(dá)脈沖寬度的時間再開始發(fā)射干擾信號。在檢測信號SXTD有效期間,將波形采樣數(shù)據(jù)寫入存儲器,從SXTD后沿遲延τj后開始發(fā)射干擾。脈沖之間的間隔和數(shù)量根據(jù)ΔT的計算設(shè)定。在一般情況下,τ+Tj=(0.8～0.9)Tr,即每收到一個SXTD信號,進(jìn)行一次全脈沖存儲轉(zhuǎn)發(fā)干擾,遲延時間與干擾時間的和總

同步奇閃爍模式下,主裝置在雷達(dá)脈沖結(jié)束加上附加遲延開始轉(zhuǎn)發(fā)干擾,從裝置在考慮附加遲延后再延遲一個脈沖寬度開始干擾。

圖2　全脈沖分時轉(zhuǎn)發(fā)干擾同步奇閃爍

同步偶閃爍模式下,主從裝置在考慮附加遲延后同時開始干擾。

圖3　全脈沖分時轉(zhuǎn)發(fā)干擾同步偶閃爍

收發(fā)分時全脈沖異步轉(zhuǎn)發(fā)模式下,主從裝置在各自脈沖后沿到達(dá)時分別開始干擾,兩者無相干性。

圖4　全脈沖分時轉(zhuǎn)發(fā)干擾異步隨機假目標(biāo)

2分布式干擾機在FPGA中的實現(xiàn)

2.1　DRFM在FPGA中的實現(xiàn)

DRFM單元根據(jù)干擾決策與控制單元發(fā)來的指令和參數(shù),完成對信號的采樣、存儲、延時和轉(zhuǎn)發(fā),其組成部分如圖5所示。

圖5　DRFM組成結(jié)構(gòu)

通過DRFM可實現(xiàn)假目標(biāo)間隔時間、個數(shù)及干擾方式。在FPGA中可以級聯(lián)FIFO來實現(xiàn)這種延遲疊加單元的結(jié)構(gòu),設(shè)每一級的延遲時間對應(yīng)每一級FIFO的深度,每一級的開關(guān)控制由控制模塊解析的命令決定。DRFM中存儲延時及轉(zhuǎn)發(fā)部分的結(jié)構(gòu)圖如圖6所示。

圖6　DRFM中存儲轉(zhuǎn)發(fā)延時單元結(jié)構(gòu)圖

如圖6所示,當(dāng)前FIFO的輸入為前一級單元的輸出,當(dāng)前FIFO的輸出疊加上前一級單元的輸出,作為當(dāng)前單元的輸出。當(dāng)DRFM工作時,在時鐘的控制下,雷達(dá)信號從存儲單元中進(jìn)入第一級FIFO中。與此同時,第一級FIFO的輸出與雷達(dá)信號疊加送入下一級FIFO。在FIFO未滿時輸出0,寫滿后輸出數(shù)據(jù),如此經(jīng)過k級的FIFO緩存后,則最多輸出k個假目標(biāo)。假目標(biāo)輸出個數(shù)由Kn個開關(guān)電路控制,根據(jù)干擾決策控制單元的指令,依次打開或關(guān)閉開關(guān),借此達(dá)到對假目標(biāo)輸出個數(shù)的控制。假目標(biāo)時間間隔由控制FIFO的讀寫時鐘控制,根據(jù)干擾決策控制單元的指令,讀寫時鐘分別延時相應(yīng)的時間,由此達(dá)到對延時的控制[7]。

2.2　干擾決策與控制單元

干擾決策與控制單元由兩部分構(gòu)成,分別為ARM通信模塊和指令解析模塊。ARM通信模塊通過SPI接收ARM發(fā)送的設(shè)置及控制命令,同時將ARM需讀取的信息發(fā)送給ARM,如此則可由ARM端的觸摸面板完成對整個干擾機的控制,從而實現(xiàn)人機交互[8]。指令解析模塊則是讀取ARM發(fā)送過來的指令和參數(shù),根據(jù)預(yù)先約定好的協(xié)議,進(jìn)行指令解析,將解析后的指令和參數(shù)分別發(fā)送給DRFM模塊,從而實現(xiàn)對DRFM的設(shè)置和控制。

2.3　無線鏈路模塊

由于分布式干擾機由兩套軟硬件完全相同的干擾機組成,所以無線鏈路模塊完成兩套干擾機之間的信息交互。兩套干擾機可分別被設(shè)置為主設(shè)備和從設(shè)備,但同一時間只能有一套干擾機為主設(shè)備,此時另一套則為從設(shè)備。當(dāng)兩套干擾機同時為從設(shè)備時,無線鏈路模塊不進(jìn)行數(shù)據(jù)交互,兩套干擾機獨立工作,互不影響。當(dāng)一套干擾機為主設(shè)備,另一套干擾機為從設(shè)備時,主設(shè)備可將自身的配置及參數(shù),通過無線鏈路發(fā)送給從設(shè)備,完成對從設(shè)備的配置及控制;同時從設(shè)備也可獨立的設(shè)置自身的工作模式及參數(shù)。這種自由性較高的配置方式可實現(xiàn)多種模式的分布式干擾,在實際使用中具有重要意義[9]。

3仿真結(jié)果及對比

對分布式干擾機產(chǎn)生機理的仿真結(jié)果分析可知,通過改變假目標(biāo)數(shù)量和改變干擾模式來產(chǎn)生假目標(biāo),可以對雷達(dá)目標(biāo)進(jìn)行干擾。

(1)假目標(biāo)數(shù)量驗證。

由圖7和圖8可知,在觸發(fā)脈沖沿到來之后,干擾機可產(chǎn)生1～10之間任意個數(shù)的假目標(biāo)。當(dāng)產(chǎn)生多個假目標(biāo)時,假目標(biāo)間隔相同并可調(diào)。結(jié)合主從兩臺干擾機,形成分布式多數(shù)量干擾。

圖7　假目標(biāo)為1的仿真對比結(jié)果

圖8　假目標(biāo)為10的仿真對比結(jié)果

(2)全脈沖分時轉(zhuǎn)發(fā)同步奇閃爍干擾。

在同步奇閃爍模式中可以看到,當(dāng)脈沖觸發(fā)信號沿到達(dá)之后,主干擾假目標(biāo)在延遲一個附加遲延后才開始轉(zhuǎn)發(fā)第一個假目標(biāo);而從干擾假目標(biāo)在延遲一個附加遲延后,再延遲一個信號脈沖寬度,然后才開始轉(zhuǎn)發(fā)。由圖中可看到,主從干擾信號在同一時間只有一個假目標(biāo)產(chǎn)生,完全符合理論分析。

圖9　全脈沖分時轉(zhuǎn)發(fā)干擾同步奇閃爍波形圖

(3)全脈沖分時轉(zhuǎn)發(fā)同步偶閃爍干擾。

信號描述如圖9中表示方法,則從圖10中可看出,在同步偶閃爍模式下,主從干擾機在脈沖信號沿到達(dá)之后,均延遲一個附加遲延之后,同時開始假目標(biāo)的產(chǎn)生,兩者完全統(tǒng)一。圖10中主從干擾假目標(biāo)同時產(chǎn)生與結(jié)束,符合理論分析的結(jié)果。

圖10　全脈沖分時轉(zhuǎn)發(fā)干擾同步偶閃爍波形圖

(4)全脈沖分時轉(zhuǎn)發(fā)異步干擾。

從圖11中可看出,在異步干擾模式下,主從干擾機在脈沖信號沿到達(dá)之后,無需考慮附加延遲時間,各自立即開始轉(zhuǎn)發(fā)假目標(biāo),符合理論分析的結(jié)果。

圖11　全脈沖分時轉(zhuǎn)發(fā)異步干擾波形圖

4結(jié)束語

本文通過對分布式干擾機的理論分析與仿真結(jié)果對比,從實際角度驗證了分布式干擾機的可行性。針對分布式干擾機的原理進(jìn)行了詳細(xì)介紹,對分布式干擾模式做了深入探討。仿真結(jié)果的分析及對比,驗證了分布式干擾機設(shè)計的正確性。

參考文獻(xiàn)

[1]趙國慶.雷達(dá)對抗原理[M].西安:西安電子科技大學(xué)出版社,1999.

[2]田波,張永順.發(fā)展中的分布式干擾技術(shù)[J].航天電子對抗,2004,1(1):41-43.

[3]高軍輝.分布式干擾技術(shù)研究[D].成都:電子科技大學(xué),2006.

[4]支雙雙,劉聰峰,朱云鵬,等.分布式干擾下雷達(dá)探測區(qū)計算與仿真[J].中國電子科學(xué)研究所學(xué)報,2012,2(1):63-66.

[5]SUN Guoying,LI Yunjie,GAO Meiguo.An improved DRFM system based on digital dhannelized receiver[C].Dalian:2nd International Congress of Image and Signal Processing,2009:1-5.

[6]張薇,馬建峰,楊曉元.分布式存儲系統(tǒng)的可靠性研究[J].西安電子科技大學(xué)學(xué)報:自然科學(xué)版,2009,36(3):48l-485.

[7]李勇.數(shù)字射頻存儲技術(shù)及其應(yīng)用研究[D].武漢:武漢理工大學(xué),2007.

[8]潘松,黃繼業(yè).EDA技術(shù)與VHDL[M].3版.北京:清華大學(xué)出版社,2009.

[9]Altera.Stratix II Device Handbook[M].Texa,USA:Altera Conperation,2013.