羅廣存

摘要：CMOS集成電路其本身具有較強(qiáng)的工作性能，并且運(yùn)行時功耗相對較低，其被廣泛地應(yīng)用在電子元器件的設(shè)計當(dāng)中。在集成電路技術(shù)迅猛發(fā)展的情況下，隨著芯片集成的強(qiáng)化與電路性能的提高，在對產(chǎn)品進(jìn)行開發(fā)的過程中采用傳統(tǒng)方法和手段顯然已經(jīng)不能與快速發(fā)展的現(xiàn)代社會相適應(yīng)了。因此，對集成電路的設(shè)計技術(shù)進(jìn)行探索和分析，并不斷地進(jìn)行升級、改造和完善，是其發(fā)展的必然要求。本文對于CMOS集成電路的特點進(jìn)行了分析，并且對于其設(shè)計技術(shù)進(jìn)行了進(jìn)一步的探索。

關(guān)鍵詞：CMOS 集成電路 設(shè)計技術(shù)

中圖分類號 ：G642 文獻(xiàn)標(biāo)識碼：A

一般來說，集成電路其本身可以分為CMOS與TTL兩類電路類型，CMOS具有較強(qiáng)的工作性能，并且其功耗較低，而TTL電路類型則具有更快的運(yùn)行速度。CMOS電路由于其本身較強(qiáng)的性能特點，現(xiàn)階段已經(jīng)廣泛地應(yīng)用于集成電路的設(shè)計當(dāng)中。CMOS集成電路在設(shè)計過程中，需要對于其電源、驅(qū)動、輸入輸出端與接口等設(shè)計時要予以重視。

1 CMOS集成電路的特點

（1） 運(yùn)行功耗低。由于CMOS電路本身采用了場效應(yīng)管，并且其內(nèi)部結(jié)構(gòu)設(shè)計大多應(yīng)用互補(bǔ)結(jié)構(gòu)，進(jìn)而使得運(yùn)行過程中兩管處于不同的工作狀態(tài)，其靜態(tài)功耗值無限接近于零。而實際電路工作中，電路自身具有微量的功耗，經(jīng)過測量可知，耽擱門電路的靜態(tài)功耗小于20mW。

（2） 具有較強(qiáng)的抗干擾能力。在電路運(yùn)行中，其本身的電壓噪聲容量為整個電壓的45%，保證值則為整個電壓數(shù)值的1/3。在電壓升高的情況，其噪聲容量也會不斷增加。

（3） 電壓范圍與邏輯擺幅較大。由于其COMS電路的整體結(jié)構(gòu)相對簡單，供電電源電壓較為穩(wěn)定，工作電壓限制較低。在其他不同類型的集成電路中，其邏輯電平值的擺幅較大，相關(guān)指標(biāo)較高。

（4） 穩(wěn)定性強(qiáng)。CMOS在工作時，其功耗較低，內(nèi)部的實際發(fā)熱量較少，并且內(nèi)部電氣參數(shù)由于其設(shè)計需求具有更高的對稱性，工作中在外界溫度發(fā)生變化時，內(nèi)部參數(shù)可以相互補(bǔ)償，進(jìn)而其自身具有較強(qiáng)的溫度穩(wěn)定性。

（5） 驅(qū)動能力強(qiáng)。由于其電路本身具有較強(qiáng)的輸入阻抗，因此其輸出能力較強(qiáng)，一般能驅(qū)動超過50個輸入端。

2 CMOS集成電路設(shè)計技術(shù)探索

2.1電源

一般來說，CMOS集成電路的電壓在工作狀態(tài)下需要維持在3-18V左右，但是如果電路中存在一些模擬應(yīng)用時，最低電壓需要保證在4V以上。CMOS電路本身具有較寬的工作電壓，則電流電路選擇上，可以不采用相關(guān)的穩(wěn)壓設(shè)備。電路的電壓接線需要保證電壓不超壓和反接。

2.2驅(qū)動

CMOS集成電路自身具有較強(qiáng)的驅(qū)動能力，在電路設(shè)計上，可以采用一些并聯(lián)的方式，將一些驅(qū)動能力較強(qiáng)的緩沖器進(jìn)行連接，進(jìn)而提高整個電路的驅(qū)動能力（驅(qū)動能力的增長隨著并聯(lián)門數(shù)量而變化）。

2.3輸入輸出端設(shè)計

（1）輸入端的設(shè)計。首先，要對于多余的一些輸入端進(jìn)行處理。在進(jìn)行電路的整體設(shè)計上，要避免出現(xiàn)輸入端的懸空狀態(tài)，使得電路的邏輯關(guān)系被破環(huán)。與此同時，輸入端懸空會造成輸入阻抗過高，提高了外界噪聲干擾效果，使得整個集成電路產(chǎn)生誤動，造成了靜電擊穿問題。對于與憤懣多余輸入端的設(shè)計上，要采用低電平介入的方式，如果電路工作的速度較低，則可采用使用端和輸入端并聯(lián)的設(shè)計方式。其次，要對于輸入端的長導(dǎo)線介入保護(hù)。在電路設(shè)計上，要對于內(nèi)部的分布電容與電感進(jìn)行控制，避免產(chǎn)生震蕩，破環(huán)內(nèi)部的二極管。再次，還要做好輸入端的靜電防護(hù)。在電路板進(jìn)行運(yùn)輸或者組裝調(diào)試的過程中，要做好接地，雖然CMOS電路自身具有一定抗靜電能力，但是也要做好人工接地預(yù)防，避免出現(xiàn)靜電擊穿。最后，要減少輸入信號的上升與下降時間，減少損耗，避免虛假觸發(fā)。

（2）輸出端的設(shè)計。在進(jìn)行輸出端設(shè)計上，要做好線路保護(hù)。CMOS器件的輸出設(shè)計上，要避免出現(xiàn)電源短接和接地短接，減少電流對CMOS管的破環(huán)。CMOS集成電路中，輸出端要避免并接，進(jìn)而預(yù)防不同器件參數(shù)不同所造成的導(dǎo)通電流過大問題。要想提高電路驅(qū)動力，就需要保證輸出端的器件參數(shù)與規(guī)格相同，并且保證經(jīng)過嚴(yán)格驗證后在進(jìn)行并聯(lián)。如果線路的容性負(fù)載過高，則要做好有效的串聯(lián)預(yù)防，并且保證瞬態(tài)沖擊電流大小小于10mA。

3 接口設(shè)計

在電路接口設(shè)計上，要對于整個電路進(jìn)行嚴(yán)格架構(gòu)，并且采用運(yùn)放連接時，要保證電路中電源的獨立。在整個電路中，要保證CMOS的接入電壓小于10V。如果采用單電源，則可以采用直接連接的方式。如果CMOS電路與TTL電路進(jìn)行混接，則電路中要對于電路之間電壓、負(fù)載能力、輸入輸出電平的不同，設(shè)計一個轉(zhuǎn)接電路，從而避免電路內(nèi)器件受到損壞。在邏輯電平設(shè)計上，要保證其接口電路的電平匹配能力符合電路的需求。

4 結(jié)語

集成電路技術(shù)為當(dāng)今高科技的快速發(fā)展增添了強(qiáng)大的動力。芯片集成度不斷提高使得電路性能在每一項實踐中越來越完善，為人類的科學(xué)進(jìn)步奠定了強(qiáng)大的基礎(chǔ)?？偠灾珻MOS集成電路的應(yīng)用范圍十分廣泛，其自身具有獨特的特點和優(yōu)勢，在進(jìn)行電路設(shè)計中，要對其中幾個重點技術(shù)進(jìn)行深入的探索和分析，進(jìn)而提高整個電路設(shè)計水平。

參考文獻(xiàn)

[1]劉任翔，王楊權(quán)，徐浙磊，徐闖.CMOS集成電路電阻的應(yīng)用探析[J].黑龍江科技信息.2013（31）.

[2]劉翀，涂煜金.淺談低功耗CMOS集成電路設(shè)計方法[J].硅谷.2010（21）.

[3]李庚，李厚清.一種低電壓亞閾值CMOS基準(zhǔn)電路的設(shè)計[J].計算機(jī)與數(shù)字工程.2010（07）.