任　群

(亳州師范高等?？茖W(xué)校 電子與信息工程系，安徽 亳州 236800)

?

基于CPCI總線的嵌入式計(jì)算機(jī)通用接口設(shè)計(jì)研究

任群

(亳州師范高等?？茖W(xué)校 電子與信息工程系，安徽 亳州 236800)

摘要：對(duì)嵌入式計(jì)算機(jī)通用接口的設(shè)計(jì)進(jìn)行研究.設(shè)計(jì)方法采用了現(xiàn)場編程技術(shù)和硬件、軟件相結(jié)合的方式，分別設(shè)計(jì)了相應(yīng)的通用函數(shù)、共享存儲(chǔ)區(qū)、硬件接口電路等部分，成功設(shè)計(jì)出了基于CPCI總線的嵌入式計(jì)算機(jī)通用接口，同時(shí)在實(shí)踐當(dāng)中得到了成功的應(yīng)用.

關(guān)鍵詞：CPCI總線；嵌入式計(jì)算機(jī)；通用接口；設(shè)計(jì)研究

在微電子技術(shù)大力發(fā)展的背景下，嵌入式計(jì)算機(jī)得到了越來越廣泛的應(yīng)用.嵌入式計(jì)算機(jī)實(shí)際上指的是一種專用的計(jì)算機(jī)，其主要面對(duì)的是一些特定的應(yīng)用，融合了半導(dǎo)體技術(shù)和計(jì)算機(jī)技術(shù)等多項(xiàng)先進(jìn)技術(shù)，通過在不同領(lǐng)域當(dāng)中的應(yīng)用與結(jié)合最終形成的.系統(tǒng)的中心是應(yīng)用，基礎(chǔ)是計(jì)算機(jī)，在體積、成本、可靠性、功能性等方面，都有著較高的要求.嵌入式計(jì)算機(jī)相比于普通的計(jì)算機(jī)，具有更高的設(shè)計(jì)要求，需要將最佳的性能實(shí)現(xiàn)在最小的面積當(dāng)中.

1傳統(tǒng)嵌入式計(jì)算機(jī)設(shè)計(jì)中存在的問題

在設(shè)計(jì)嵌入式計(jì)算機(jī)的過程中，需要分別進(jìn)行硬件和軟件的設(shè)計(jì).其中，硬件設(shè)計(jì)主要包含了具體功能模塊、系統(tǒng)體系結(jié)構(gòu)等方面的設(shè)計(jì)，而軟件設(shè)計(jì)主要包含應(yīng)用軟件、底層驅(qū)動(dòng)軟件等方面的設(shè)計(jì).在傳統(tǒng)的硬件和軟件設(shè)計(jì)方法中，主要是按照實(shí)際需求.首先設(shè)計(jì)計(jì)算機(jī)硬件，然后根據(jù)具體設(shè)計(jì)的各個(gè)功能模塊硬件，對(duì)相應(yīng)的底層驅(qū)動(dòng)軟件進(jìn)行編制，使其能夠初始化和驅(qū)動(dòng)相應(yīng)的硬件芯片，從而實(shí)現(xiàn)相應(yīng)功能[1].利用這種方法進(jìn)行設(shè)計(jì)，底層驅(qū)動(dòng)軟件的設(shè)計(jì)，都是面向相應(yīng)的硬件模塊來進(jìn)行的，二者之間存在著相互關(guān)聯(lián)性.如果硬件模塊由于一些原因發(fā)生改變，在芯片的各種寄存器當(dāng)中，定義和地址也會(huì)發(fā)生改變.而此時(shí)底層驅(qū)動(dòng)軟件要想繼續(xù)發(fā)揮作用，就必須做出相應(yīng)的調(diào)整.

嵌入式計(jì)算機(jī)的生命周期很長，而電子元器件的生命周期卻越來越短.因此，時(shí)常會(huì)遇到更換和升級(jí)硬件芯片的情況.在傳統(tǒng)的計(jì)算機(jī)設(shè)計(jì)當(dāng)中，如果硬件芯片進(jìn)行了更換，相應(yīng)的底層驅(qū)動(dòng)軟件也要隨之調(diào)整.不同的廠家在設(shè)計(jì)和生產(chǎn)同一種產(chǎn)品的時(shí)候，都會(huì)采用各自不同的技術(shù).因此，如果用戶在一個(gè)系統(tǒng)中，選擇了多個(gè)廠家的產(chǎn)品，就會(huì)導(dǎo)致計(jì)算機(jī)擴(kuò)展版當(dāng)中的硬件和驅(qū)動(dòng)程序不同，相互之間可能發(fā)生不兼容的情況，從而給用戶使用和維護(hù)計(jì)算機(jī)帶來麻煩.

2基于CPCI總線的嵌入式計(jì)算機(jī)

將緊湊型外圍設(shè)備互聯(lián)成為CPCI，基于CPCI總線的嵌入式計(jì)算機(jī)具有安全可靠、結(jié)構(gòu)緊湊、性能強(qiáng)大、體積小等優(yōu)點(diǎn).在各類比較惡劣的工作環(huán)境當(dāng)中，也能夠進(jìn)行較好的應(yīng)用.在當(dāng)前的實(shí)際應(yīng)用中，基于CPCI總線的嵌入式計(jì)算機(jī)以其較強(qiáng)的電測(cè)兼容性和環(huán)境適應(yīng)性，再加上其良好的灰塵、高溫、沖擊、振動(dòng)等方面的防護(hù)能力，目前已經(jīng)廣泛的應(yīng)用在軍事、汽車、通信、航空航天、儀器儀表等領(lǐng)域當(dāng)中[2].

在設(shè)計(jì)嵌入式計(jì)算機(jī)的過程中，為了能夠充分的滿足環(huán)境和功能等方面的需求，設(shè)計(jì)思想應(yīng)當(dāng)堅(jiān)持模塊化，在堅(jiān)固的機(jī)箱當(dāng)中進(jìn)行電源、功能器件、主板的部件的安裝，同時(shí)與主板之間利用CPCI總線進(jìn)行連接，使系統(tǒng)能夠正常的發(fā)揮作用.而基于CIPI總線的嵌入式計(jì)算機(jī)通用接口，主要是用于連接不同功能擴(kuò)展版與主板之間的軟件和硬件接口.通過對(duì)通用接口的利用，能夠使主板有效的控制擴(kuò)展版，實(shí)現(xiàn)傳輸和采集相關(guān)數(shù)據(jù)的功能.

3基于CPCI總線的嵌入式計(jì)算機(jī)通用接口的設(shè)計(jì)

3.1硬件設(shè)計(jì)

3.1.1CPCI總線的接口設(shè)計(jì)

在嵌入式領(lǐng)域和工業(yè)領(lǐng)域當(dāng)中，為了使計(jì)算機(jī)能夠在惡劣的環(huán)境中正常工作，因此采用了CPCI總線.它是在PCI總線的基礎(chǔ)上衍生和發(fā)展而來的.相比于面向桌面型的PCI總線來說，CPCI連接器的結(jié)構(gòu)設(shè)計(jì)為加固型規(guī)范模塊，具有更高的可靠性和環(huán)境適應(yīng)性.CPCI總線是一種服務(wù)數(shù)據(jù)或地址的同步總線，擁有32位的總線寬度，能夠進(jìn)行64位擴(kuò)展，最高可支持64 MHz的工作頻率.能夠?qū)崿F(xiàn)Cache操作、猝發(fā)傳輸、快速背對(duì)背傳輸，具有良好的擴(kuò)展性、數(shù)據(jù)吞吐率和傳輸速率.CPCI總線能夠自動(dòng)進(jìn)行配置，在初始化系統(tǒng)的時(shí)候，按照設(shè)備的要求POST程序會(huì)自動(dòng)進(jìn)行I/O空間和存儲(chǔ)器空間等系統(tǒng)資源的分配.因此，基于CPCI總線的各種設(shè)備，通常都具有即插即用的功能.只要是接口滿足CPCI總線規(guī)范的系統(tǒng)設(shè)備，就能夠?qū)崿F(xiàn)互通和互連.而通用接口的設(shè)計(jì)，正是以CPCI總線的這些特點(diǎn)為基礎(chǔ)的，其接口設(shè)計(jì)具體包含了匹配電路、外圍控制、總線橋接芯片等[3].

3.1.2板上微處理器

在局部總線當(dāng)中，板上微處理器也就是下位機(jī)，是其中的主設(shè)備，在硬件差異的屏蔽當(dāng)中，發(fā)揮著重要的作用.其程序驅(qū)動(dòng)利用邏輯設(shè)備實(shí)現(xiàn)，控制具體的硬件功能芯片，從而使擴(kuò)展版實(shí)現(xiàn)通信、采集數(shù)據(jù)等功能，與主板之間利用雙口RAM來交換數(shù)據(jù).在設(shè)計(jì)當(dāng)中，板上微處理器采用了能夠?qū)I(yè)標(biāo)準(zhǔn)MCS-51系列指令集進(jìn)行兼容，帶有4K字節(jié)的Flash存儲(chǔ)器能夠?qū)崿F(xiàn)片內(nèi)重復(fù)編程，內(nèi)部RAM選擇128×8位，輸入和輸出引腳可編程32個(gè)，串行通道1個(gè)可編程，計(jì)數(shù)器16位2個(gè)[4].

3.1.3可編程邏輯芯片

可編程邏輯芯片需要訪問和控制雙口RAM、訪問雙口RAM競爭狀態(tài)機(jī)、地址譯碼、內(nèi)部寄存器等動(dòng)能.在設(shè)計(jì)過程中，實(shí)現(xiàn)現(xiàn)場可編程邏輯陣列M4A5192/96.可編程邏輯芯片中能夠兼容CPCI，兼容303V和5V的信號(hào)，供電采用5V.其中含有可編程的內(nèi)部上拉信號(hào)、單相輸入引腳16個(gè)、雙向輸入和輸出引腳96個(gè)、宏單元192個(gè).其符合IEEE1149.1標(biāo)準(zhǔn)，能夠進(jìn)行在線編程和邊界掃描測(cè)試.

控制信號(hào)和地址通過局部總線由內(nèi)部寄存器進(jìn)行輸入，同時(shí)所存輸入和輸出的數(shù)據(jù).對(duì)于雙口RAM的主板和擴(kuò)展板上微處理器訪問請(qǐng)求，由雙口訪問競爭狀態(tài)機(jī)進(jìn)行處理.這樣，就能夠避免在一方進(jìn)行雙口RAM讀取的時(shí)候，另一方在雙口RAM中寫入操作同一單元的問題.對(duì)于雙口RAM的主板訪問，由雙口RAM訪問控制來實(shí)現(xiàn)[5].

3.1.4雙口RAM及其數(shù)據(jù)定義

在雙口RAM當(dāng)中，兩個(gè)口分別能夠獨(dú)立進(jìn)行BUSY信號(hào)、地址、數(shù)據(jù)的輸出，同時(shí)具有片選和讀寫的能力，具有16位寬度的數(shù)據(jù)線，11位寬度的地址線，兩個(gè)口能夠分別進(jìn)行異步操作.數(shù)據(jù)在主板和擴(kuò)展板之間進(jìn)行交換，是以雙口RAM為基礎(chǔ)的，按照不同的功能實(shí)現(xiàn)，對(duì)數(shù)據(jù)結(jié)構(gòu)進(jìn)行相應(yīng)的定義，可將雙口RAM進(jìn)行存儲(chǔ)區(qū)相互獨(dú)立的劃分[6].擴(kuò)展板上的處理器對(duì)于擴(kuò)展板初始化參數(shù)的讀取，是在其初始化參數(shù)區(qū)完成的，進(jìn)而實(shí)現(xiàn)初始化本板的硬件.控制參數(shù)從擴(kuò)展板控制參數(shù)去進(jìn)行讀取，從而實(shí)時(shí)控制本板.數(shù)據(jù)從發(fā)送數(shù)據(jù)去進(jìn)行讀取和處理，從而傳輸物理上的數(shù)據(jù).在雙口RAM接收數(shù)據(jù)去寫入接收到的數(shù)據(jù)，讀取由上位機(jī)進(jìn)行.

3.2軟件設(shè)計(jì)

3.2.1主板通用設(shè)備驅(qū)動(dòng)程序的主要函數(shù)功能

在系統(tǒng)內(nèi)存中，駐留了設(shè)備驅(qū)動(dòng)程序，優(yōu)先級(jí)較高.運(yùn)行主板的過程中，通用硬件接口的控制和初始化通過CPCI總線進(jìn)行，通用硬件接口中交換數(shù)據(jù)，是通過雙口RAM來進(jìn)行的.在軟件程序中，對(duì)數(shù)據(jù)接收、數(shù)據(jù)發(fā)送、擴(kuò)展板控制、擴(kuò)展板初始化、上位機(jī)初始化等進(jìn)行了定義，分別利用General_Data_Recv()、General_Data_Recv_Find()、General_Data_Send()、General_Data_Send_Find()、General_Slave_Ctl()、General_Master_Initial()等函數(shù)來實(shí)現(xiàn)的.

在這些函數(shù)當(dāng)中，General_Data_Recv主要是按照預(yù)定義的消息號(hào)、發(fā)送數(shù)據(jù)的長度、發(fā)送數(shù)據(jù)的指針、時(shí)間間隔等信息，在上位機(jī)中讀取和處理雙口RAM接收數(shù)據(jù)區(qū)中等待接收的數(shù)據(jù).General_Data_Recv_Find對(duì)是否有數(shù)據(jù)在雙口RAM接收數(shù)據(jù)區(qū)等待接收[7].General_Data_Send是按照預(yù)定義消息號(hào)、發(fā)送數(shù)據(jù)長度、發(fā)送數(shù)據(jù)指針、時(shí)間間隔等信息，在雙口RAM發(fā)送數(shù)據(jù)區(qū)中寫入上位機(jī)等待發(fā)送的數(shù)據(jù).General_Data_Send_Find對(duì)是否有數(shù)據(jù)在上位機(jī)中等待發(fā)送.General_Slave_Ctl是在雙口RAM擴(kuò)展板控制參數(shù)區(qū)寫入工作模式和工作狀態(tài)等控制參數(shù).General_Master_Initia是對(duì)擴(kuò)展板的版本號(hào)、設(shè)備號(hào)、生產(chǎn)廠商號(hào)和文件配置名稱與路徑等信息進(jìn)行讀取.

3.2.2擴(kuò)展版邏輯設(shè)備驅(qū)動(dòng)程序的主要函數(shù)功能

在下位機(jī)中邏輯設(shè)備驅(qū)動(dòng)程序運(yùn)行，操作硬件面向擴(kuò)展板.在軟件程序中，對(duì)本板數(shù)據(jù)發(fā)送、本板發(fā)送判斷、本板數(shù)據(jù)接收、本板接收判斷、本板控制、下位機(jī)初始化等功能進(jìn)行了定義[8].分別利用Logical_Slave_Data_Recv()、Logical_Slave_Data_Recv_Find()、Logical_Slave_Data_Send()、Logical_Slave_Data_Send_Find()、Logical_Slave_Ctl()、Logical_Master_Initial()等函數(shù)來實(shí)現(xiàn)的.

在這些函數(shù)當(dāng)中，Logical_Slave_Data_Recv負(fù)責(zé)通過本板功能芯片發(fā)送數(shù)據(jù).Logical_Slave_Data_Recv_Find對(duì)是否有數(shù)據(jù)等待發(fā)送進(jìn)行判斷.Logical_Slave_Data_Send負(fù)責(zé)將數(shù)據(jù)寫入雙口RAM.Logical_Slave_Data_Send_Find對(duì)本板是否有等待接收的數(shù)據(jù)進(jìn)行判斷.Logical_Slave_Ctl負(fù)責(zé)設(shè)置工作狀態(tài)和工作模式，同時(shí)控制本板.Logical_Master_Initial對(duì)本板中的初始化參數(shù)進(jìn)行讀取，利用雙口RAM擴(kuò)展板初始化參數(shù)區(qū)，對(duì)配置文件的名稱和路徑進(jìn)行讀取，同時(shí)設(shè)置本板動(dòng)作的方式[9].

4結(jié)語

嵌入式計(jì)算機(jī)通用接口在計(jì)算機(jī)的實(shí)際應(yīng)用中，發(fā)揮著十分重要的作用.而基于CPCI總線的嵌入式計(jì)算機(jī)通用接口的設(shè)計(jì)，更是極大的提升了其工作效率和安全可靠性.硬件芯片差異的屏蔽、軟件驅(qū)動(dòng)程序和硬件接口電路的標(biāo)準(zhǔn)化，都是由CPCI總線為基礎(chǔ)進(jìn)行解決的，使嵌入式計(jì)算機(jī)通用接口應(yīng)用中存在的問題得到了很好的解決.

[參考文獻(xiàn)]

[1]鄧娟.CPCI總線背景下嵌入式計(jì)算機(jī)通用接口設(shè)計(jì)分析[J].電子技術(shù)與軟件工程,2013,20(2):234.

[2]李力.一種基于CPCI總線的自動(dòng)化測(cè)試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D].北京：中國科學(xué)院大學(xué)(工程管理與信息技術(shù)學(xué)院),2014.

[3]徐宏.基于CPCI總線下顯視頻信號(hào)源系統(tǒng)的設(shè)計(jì)[D].成都：成都理工大學(xué),2014.

[4]管敘民.嵌入式計(jì)算機(jī)標(biāo)準(zhǔn)互聯(lián)體系及傳輸方法研究[D].北京：北京理工大學(xué),2014.

[5]陳欣.基于CPCI總線的可重構(gòu)系統(tǒng)研究與設(shè)計(jì)[D].長沙：國防科學(xué)技術(shù)大學(xué),2012.

[6]薛國鳳.用于星載計(jì)算機(jī)的CompactPCI總線技術(shù)的研究[D].北京：中國科學(xué)院研究生院(空間科學(xué)與應(yīng)用研究中心),2010.

[7]白效賢,袁炳南,張俊民.基于cPCI總線的嵌入式遙測(cè)前端處理器系統(tǒng)設(shè)計(jì)[J].電子技術(shù)應(yīng)用,2013,12(3):108-110.

[8]侯飛.CPCI-GPIB控制器轉(zhuǎn)換接口設(shè)計(jì)[D].成都：電子科技大學(xué),2011.

[9]巫幪.通用信號(hào)處理板卡的CPCI總線接口設(shè)計(jì)和驅(qū)動(dòng)開發(fā)[D].西安：西安電子科技大學(xué),2012.

[責(zé)任編輯王新奇]

Research on the Design of Embedded ComputerInterface Based on CPCI Bus

REN Qun

( Department of Electronic and Information Engineering, Bozhou Teachers college, Bozhou 236800, China )

Abstract：In this paper, the design of the common interface of the embedded computer was studied. The design method uses the combination of field programming technique and hardware and software, and the general functions, shared memory area, hardware interface circuit and other parts were designed respectively. Finally, the embedded computer interface based on CPCI bus was successfully designed, and it has been successfully applied in practice.

Key words：CPCI bus; embedded computer; common interface; design and research

中圖分類號(hào)：TP334.7

文獻(xiàn)標(biāo)志碼：A

作者簡介：任群(1982—)，女，安徽亳州人，亳州師范高等?？茖W(xué)校電子與信息工程系講師，碩士，主要從事計(jì)算機(jī)動(dòng)漫設(shè)計(jì)與圖形圖像處理、計(jì)算機(jī)網(wǎng)絡(luò)與技術(shù)的教學(xué)與研究.

基金項(xiàng)目：安徽省青年人才基金重點(diǎn)項(xiàng)目(2013SQRL127ZD)階段性成果之一

收稿日期：2015-10-08

文章編號(hào)：1008-5564(2016)01-0020-03