孔維剛

摘要：AFDX網(wǎng)絡(luò)具有通信帶寬高、可靠性高、實(shí)時(shí)性好等特點(diǎn)，已經(jīng)應(yīng)用于構(gòu)建綜合模塊化航空電子系統(tǒng)（IMA）的主干機(jī)載網(wǎng)絡(luò)。然而AFDX交換機(jī)作為AFDX網(wǎng)絡(luò)的神經(jīng)中樞，在某些特殊環(huán)境下，由于體積、重量、功耗等方面偏大，應(yīng)用受到很大的限制。為了滿足某些特殊應(yīng)用環(huán)境小型化的需求，文章從方案設(shè)計(jì)、器件選型、印制板優(yōu)化等多個(gè)方面，介紹了實(shí)現(xiàn)AFDX交換機(jī)小型化的工程設(shè)計(jì)方法。測試驗(yàn)證結(jié)果表明，該設(shè)計(jì)具有體積小、重量輕及功耗低等優(yōu)點(diǎn)，能夠滿足小型化的應(yīng)用需求。

關(guān)鍵詞：AFDX；交換機(jī)；小型化

中圖分類號(hào)：TP393 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1009-3044（2016）04-0044-03

Design of A Miniaturization AFDX Switch

KONG Wei-gang

（Xian Aeronautics Computing Technique Research Institute， AVIC， Xian 710068， China）

Abstract： AFDX net features broad bandwidth，high reliability and good real-time. It has been used to construct the aviation backbone network of IMA. However，AFDX switch which as the nerve center is restricted because of size，weight and power consumption under certain application. In order to meet the demand of certain application， this paper summarizes the engineering design method related to AFDX switch miniaturization from scheme designing， component selecting， and PCB optimizing. Testing and validation results show that the design can meet the requirement of miniaturization， with the advantage of small-size， light-weight and low-power.

Key words： AFDX； switch； miniaturization

AFDX網(wǎng)絡(luò)作為新型航空總線技術(shù)，具有數(shù)據(jù)傳輸速率高、可靠性高、實(shí)時(shí)性好等優(yōu)點(diǎn)，已經(jīng)用于構(gòu)建空客A380、波音787等飛機(jī)綜合模塊化航空電子系統(tǒng)的主干機(jī)載網(wǎng)絡(luò)[1-2]，相應(yīng)的標(biāo)準(zhǔn)也已發(fā)布。然而，原有的AFDX交換機(jī)作為AFDX網(wǎng)絡(luò)的通信神經(jīng)中樞，由于體積、重量、功耗等方面偏大，應(yīng)用在某些特殊應(yīng)用環(huán)境下，受到了很大的限制。因此，需要對(duì)當(dāng)前的AFDX交換機(jī)產(chǎn)品進(jìn)行小型化設(shè)計(jì)。

本文在分析原有AFDX交換機(jī)設(shè)計(jì)的基礎(chǔ)上，在保證AFDX交換機(jī)功能和性能的前提下，通過方案改進(jìn)、器件合理選型、印制板優(yōu)化等多種有效措施，實(shí)現(xiàn)了AFDX交換機(jī)的小型化設(shè)計(jì)，擴(kuò)大了應(yīng)用范圍。

1 某應(yīng)用環(huán)境下AFDX交換機(jī)的應(yīng)用需求

在某應(yīng)用環(huán)境下，AFDX交換機(jī)在符合ARINC664P7規(guī)范的基礎(chǔ)上，提供8個(gè)交換端口，每個(gè)端口的速率為100Mbps，總體尺寸滿足3U的CPCI板卡尺寸，采用自然散熱方式。

3U的CPCI板卡外形大小160mm×100mm，除去連接器及外圍邊框所占面積后，實(shí)際留給器件布局的可用尺寸只有約139mm×83mm，如圖1所示。器件布局可用面積約11537mm2，不到標(biāo)準(zhǔn)A4紙的1/5，面積非常有限，為小型化設(shè)計(jì)帶來了嚴(yán)峻的挑戰(zhàn)。下面結(jié)合應(yīng)用需求和工程經(jīng)驗(yàn)，從方案設(shè)計(jì)、器件選型、印制板優(yōu)化等方面進(jìn)行介紹。

2 小型化AFDX交換機(jī)設(shè)計(jì)

2.1 方案設(shè)計(jì)

方案設(shè)計(jì)從整個(gè)系統(tǒng)層面考慮，對(duì)組成AFDX交換機(jī)的各個(gè)子電路進(jìn)行分析，優(yōu)化或減少不必要的設(shè)計(jì)環(huán)節(jié)，具體實(shí)現(xiàn)措施如下：

1）供電改為5V供電，減少電源轉(zhuǎn)換環(huán)節(jié)

常規(guī)的AFDX交換機(jī)供電采用28V供電，交換機(jī)內(nèi)部各子電路工作電源通常為3.3V及3.3V以下電壓。電源設(shè)計(jì)中，需要28V轉(zhuǎn)5V的電源模塊及相應(yīng)的濾波電路。這部分電路在單板上占用相當(dāng)大的面積，經(jīng)評(píng)估，約占3U板卡可用面積的30%～40%。因此，在小型化設(shè)計(jì)時(shí)，將供電改為5V供電，不僅可以大幅減少布局面積，而且可以有效降低交換機(jī)的整機(jī)功耗。

2）優(yōu)化存儲(chǔ)芯片

對(duì)8端口交換機(jī)的存儲(chǔ)空間進(jìn)行詳細(xì)評(píng)估，去掉了多余的存儲(chǔ)芯片。經(jīng)評(píng)估，該措施可以減少面積約1300mm2，約占3U板卡可用面積的11%。

3）去除二級(jí)總線及相應(yīng)的驅(qū)動(dòng)芯片

常規(guī)設(shè)計(jì)中，二級(jí)總線及相應(yīng)的驅(qū)動(dòng)芯片占用了較多的面積。在小型化設(shè)計(jì)中，通過分析，可以將二級(jí)總線去掉，CPU啟動(dòng)配置和其他需要驅(qū)動(dòng)的信號(hào)使用FPGA實(shí)現(xiàn)。經(jīng)評(píng)估，該措施可以減少面積約700mm2，約占3U可用面積的6%。

4）優(yōu)化電源濾波，減少去耦電容數(shù)量

常規(guī)設(shè)計(jì)中，出于對(duì)電源完整性的無風(fēng)險(xiǎn)考慮，芯片供電電源的去耦電容會(huì)按手冊(cè)要求或經(jīng)驗(yàn)盡可能多的布置，存在過設(shè)計(jì)成分。在實(shí)際的印制板布局中，由于放置了過多的電容，一些電容由于放置位置過遠(yuǎn)，無法起到去耦作用。此外，pF級(jí)的電容無法有效濾除高頻噪聲[4]。在設(shè)計(jì)中，去掉位置過遠(yuǎn)及pF級(jí)的高頻濾波電容，通過疊層中的電源層與地層之間構(gòu)造的平面電容完成高頻濾波。

5）優(yōu)化電阻數(shù)量

電阻雖然個(gè)頭很小，但數(shù)量很多，不容忽視。

在小型化設(shè)計(jì)時(shí)，對(duì)有大量匹配電阻的總線信號(hào)進(jìn)行信號(hào)完整性仿真驗(yàn)證，去掉不必要的匹配電阻。

2.2 器件選型

在器件選擇中，為了有效節(jié)約印制板面積，在性能和工藝指標(biāo)滿足產(chǎn)品要求的前提下，盡可能地選擇表貼器件、小封裝器件和多功能器件。

1）FPGA芯片選型

分析8端口AFDX交換機(jī)的邏輯資源和管腳使用情況，對(duì)FPGA芯片進(jìn)行評(píng)估選型，最終選擇尺寸為35mm×35mm的芯片代替原有的42.5mm×42.5mm的芯片，F(xiàn)PGA芯片所占印制板面積減至原有的約2/3面積，可以減少面積約580mm2，約占3U可用面積的5%。

2）電源芯片選型

原有設(shè)計(jì)中，DCDC電源芯片多采用單路輸出器件，LDO器件尺寸也偏大。在小型化器件選型中，經(jīng)過對(duì)各路電源的電流進(jìn)行評(píng)估，其中3.3V和邏輯內(nèi)核電源可以使用1片雙路輸出型DCDC供電，代替原來的2片DCDC，另外3路電源可以使用小型化的LDO供電，供電電流及熱耗可以滿足應(yīng)用要求。更換前后，電源芯片面積對(duì)比如表1所示。

從表1來看，更換芯片后，電源芯片的面積減少約825mm2，約占3U可用面積的7%?？紤]到電源芯片周圍器件及布局間距等因素，小型化后，印制板上電源部分所占面積約為原來的一半。

3）時(shí)鐘驅(qū)動(dòng)芯片選型

更換小尺寸的時(shí)鐘驅(qū)動(dòng)芯片，更換后，時(shí)鐘驅(qū)動(dòng)芯片面積不到原來的一半，節(jié)約印制板面積約占3U可用面積的2%。

4）電阻電容選型

在小型化設(shè)計(jì)中，將原有的0603封裝電阻電容盡量更換為0402封裝器件，0402封裝電阻電容的印制板面積不到0603的40%。由于數(shù)量眾多，更換后，可以節(jié)省不少的印制板面積。

2.3 印制板優(yōu)化

1）布局優(yōu)化

布局設(shè)計(jì)是印制板設(shè)計(jì)的關(guān)鍵環(huán)節(jié)之一，良好的布局，不僅可以有效降低布線難度，還可以有效節(jié)省印制板面積，提高信號(hào)質(zhì)量[3]。在小型化設(shè)計(jì)中，為了使布局更加合理緊湊，主要采取了如下措施：

① 將器件選型與預(yù)布局結(jié)合，在器件選型時(shí)，根據(jù)印制板可用面積將選型器件進(jìn)行預(yù)布局，使得所選器件能更好地滿足實(shí)際印制板面積要求；

② 結(jié)合實(shí)際印制板結(jié)構(gòu)尺寸和主要器件的布局布線要求，通過信號(hào)前仿真確定合理的拓?fù)浣Y(jié)構(gòu)，規(guī)劃主要器件的位置；

③ 雙面布局，合理規(guī)劃正反面器件的位置，提高布局密度；

④ 同一種電壓的器件盡可能集中地放在一起，便于電源疊層設(shè)計(jì)；

⑤ 電源芯片盡量放置在電流大的芯片附近，減少電源走線長度和面積。

在實(shí)際的布局過程中，還需要權(quán)衡各種因素，不斷地調(diào)整優(yōu)化，得出滿足使用要求的布局。

2）疊層優(yōu)化

印制板疊層設(shè)計(jì)也是印制板設(shè)計(jì)的關(guān)鍵環(huán)節(jié)之一。疊層設(shè)計(jì)時(shí)，既要保證高速信號(hào)、時(shí)鐘信號(hào)等關(guān)鍵敏感信號(hào)擁有連續(xù)的參考平面，有助于控制回路面積、阻抗和串?dāng)_，又要保證每一個(gè)電源都有良好的地參考層，有助于電容性去耦及EMI控制。

在小型化設(shè)計(jì)時(shí)，疊層設(shè)計(jì)結(jié)合板厚要求、阻抗要求和成本等因素，采取了如下具體措施：

①為高速信號(hào)、時(shí)鐘信號(hào)提供連續(xù)的地參考平面；

②合理分割各供電電壓的電源平面；

③在走線層的空白布線區(qū)域放置部分電源平面和模擬地平面；

通過上述措施，電源平面層只規(guī)劃了兩層，為大量的板上信號(hào)留下了較為充裕的布線空間，使得器件布局更加緊湊，節(jié)省了可觀的印制板面積。

3）布線優(yōu)化

布線優(yōu)化方面主要采取了如下措施：

① 拓?fù)鋬?yōu)化；

② 等長布線的誤差優(yōu)化；

原有的設(shè)計(jì)中，存儲(chǔ)器數(shù)據(jù)總線信號(hào)的等長誤差要求為150mil，在印制板布線時(shí)，繞等長所占印制板面積比較大。經(jīng)分析，等長誤差擴(kuò)大為500mil時(shí)，所占面積可顯著減少，誤差再擴(kuò)大，印制板面積減小效果有限。因此，對(duì)存儲(chǔ)器等長誤差擴(kuò)大為500mil進(jìn)行了分析。

在FR4印制板上，信號(hào)傳播速度大約為6000mil/ns。當(dāng)?shù)乳L誤差控制在500mil以內(nèi)時(shí)，信號(hào)走線延遲誤差不大于0.1ns，對(duì)于125MHz的存儲(chǔ)器來說，其信號(hào)最小周期為8ns，延遲百分比約為1%，對(duì)于66MHz的存儲(chǔ)器來說，其信號(hào)最小周期為15ns，延遲百分比不到1%。再結(jié)合存儲(chǔ)器信號(hào)的上升時(shí)間、下降時(shí)間、建立時(shí)間和保持時(shí)間等因素分析后，將等長誤差擴(kuò)大到500mil，不影響存儲(chǔ)器的讀寫時(shí)序。

③ 邏輯器件的信號(hào)順序優(yōu)化

邏輯器件的管腳具有可定義的特點(diǎn)，在實(shí)際布線時(shí)，調(diào)整邏輯器件上的信號(hào)順序，不僅可以減少布線長度，改善信號(hào)質(zhì)量，而且可以減少布線面積。

3 測試驗(yàn)證

產(chǎn)品設(shè)計(jì)生產(chǎn)完成后，尺寸上滿足3U板卡要求，可以正常插入機(jī)箱內(nèi)，穩(wěn)定工作功耗小于13W，在自然散熱方式下，可長期穩(wěn)定工作。

對(duì)各項(xiàng)功能和性能進(jìn)行了測試驗(yàn)證，小型化AFDX交換機(jī)各項(xiàng)功能性能指標(biāo)正常，8個(gè)端口可以在100Mbps的速率下線速轉(zhuǎn)發(fā)。

通過上述測試，驗(yàn)證了小型化AFDX交換機(jī)的可用性和穩(wěn)定性，滿足了應(yīng)用需求。

4 結(jié)束語

本文提出的小型化AFDX交換機(jī)具有體積小，重量輕，功耗低等優(yōu)點(diǎn)，滿足了某些特殊環(huán)境小型化的應(yīng)用需求，擴(kuò)大了AFDX交換機(jī)的應(yīng)用范圍。該AFDX交換機(jī)設(shè)計(jì)中的小型化措施可以為其他機(jī)載電子產(chǎn)品小型化設(shè)計(jì)提供一定的借鑒意義。

參考文獻(xiàn)：

[1] 趙永庫，唐來勝.AFDX網(wǎng)絡(luò)應(yīng)用關(guān)鍵技術(shù)分析與研究[J].測控技術(shù)，2013，32（4）：86-89.

[2] 郭秋麗，劉建軍，甄超， 等.分布式航電系統(tǒng)探討與分析[J].航空計(jì)算技術(shù)，2014，44（5）：121-124.

[3] 鄧豹， 王文智， 張靜. 基于某高速信號(hào)處理模塊的信號(hào)完整性設(shè)計(jì)方法[J].航空計(jì)算技術(shù)，2010， 3：101-104.

[4] 崔晨琪，孟李林，李小龍. 基于PDN原理的硬件電路簡潔化設(shè)計(jì)流程[J]. 現(xiàn)代電子技術(shù)，2015（1）： 132-136.