董明巖,雷 杰,王柯儼,李云松

(西安電子科技大學(xué)綜合業(yè)務(wù)網(wǎng)理論及關(guān)鍵技術(shù)國家重點實驗室,陜西西安 710071)

?

高效低存儲DWT的VLSI結(jié)構(gòu)設(shè)計

董明巖,雷 杰,王柯儼,李云松

(西安電子科技大學(xué)綜合業(yè)務(wù)網(wǎng)理論及關(guān)鍵技術(shù)國家重點實驗室,陜西西安 710071)

摘要:隨著航天器載荷相機(jī)圖像分辨率的日益提高,迫切需要解決海量圖像數(shù)據(jù)的在軌高速編碼處理問題,空間數(shù)據(jù)系統(tǒng)咨詢委員會提出了一種面向空間應(yīng)用的圖像編碼標(biāo)準(zhǔn).為了保證較高的圖像編碼性能,該標(biāo)準(zhǔn)采用小波的變換方法.小波變換的多級變換形式比較耗時,且需要較大的存儲開銷.針對這一問題,提出了一種高效低存儲離散小波變換的超大規(guī)模集成電路結(jié)構(gòu).通過改進(jìn)傳統(tǒng)的小波提升結(jié)構(gòu),將二三級變換和緩存結(jié)構(gòu)進(jìn)行復(fù)用,在不降低數(shù)據(jù)處理速度的情況下,節(jié)省了邏輯資源開銷;使用少量片上存儲資源存儲部分小波系數(shù),按特定順序連續(xù)地輸出給后級熵編碼器進(jìn)行處理,避免了使用片外存儲.所提出的超大規(guī)模集成電路結(jié)構(gòu)在Xilinx型號為XC4VSX55的現(xiàn)場可編程門陣列得到了硬件實現(xiàn),具有95.91 MPixels/s的數(shù)據(jù)處理性能.

關(guān)鍵詞:圖像處理;離散小波變換;現(xiàn)場可編程門陣列;超大規(guī)模集成電路

針對空間星載應(yīng)用環(huán)境,空間數(shù)據(jù)系統(tǒng)咨詢委員會(The Consultative Committee for Space DataSystems,CCSDS)提出了一種基于離散小波變換(Discrete Wavelet Transform,DWT)和分塊比特平面熵編碼的圖像數(shù)據(jù)壓縮標(biāo)準(zhǔn)(Image Data Compression,IDC).該標(biāo)準(zhǔn)兼顧了算法壓縮性能和計算復(fù)雜度,以較低的計算復(fù)雜度取得了接近于JPEG2000的圖像壓縮性能[1].其核心組成部分的DWT具有便于圖像漸進(jìn)式傳輸、能量集中性好等優(yōu)點[2],與離散余弦變換和離散傅里葉變換相比,在沒有視覺質(zhì)量巨大損失的情況下可提供顯著的壓縮比[3].傳統(tǒng)DWT硬件結(jié)構(gòu)為卷積結(jié)構(gòu),其運(yùn)算量大,邏輯資源消耗多[4],而基于提升結(jié)構(gòu)的DWT在一定程度上降低了計算復(fù)雜度,但是其多步提升和多級變換形式需要耗費(fèi)較多的計算時間,且需要較大的片外存儲空間.

為此,國內(nèi)外學(xué)者進(jìn)行了相關(guān)研究,并提出了一些降低DWT計算時間和資源開銷的優(yōu)化方法,文獻(xiàn)[5]采用兩個并行的一維DWT模塊同時處理,用資源換取速度,文獻(xiàn)[6]采用翻轉(zhuǎn)結(jié)構(gòu)提高時鐘頻率,文獻(xiàn)[7-8]通過流水線設(shè)計提高數(shù)據(jù)處理速度.文獻(xiàn)[5-8]雖然在一定程度上提高了數(shù)據(jù)處理速度,但卻增加了邏輯資源開銷.文獻(xiàn)[9]通過復(fù)用一級DWT變換結(jié)構(gòu),降低了邏輯資源開銷,但卻未能提高數(shù)據(jù)處理速度.

因此,基于CCSDS-IDC的算法原理,在保證高速實時DWT數(shù)據(jù)處理的情況下,如何能更多地減少邏輯和存儲資源,仍然是亟需解決的問題.針對該問題,筆者以9/7 DWT為例,提出一種高效低存儲DWT的超大規(guī)模集成電路(Very Large Scale Integration,VLSI)結(jié)構(gòu),采用兩個變換模塊,第1個變換模塊完成第1 級DWT行列變換,第2個變換模塊以時分復(fù)用方式完成第2級和第3級DWT行列變換,兩個變換模塊并行工作,在保證實時數(shù)據(jù)處理速度的同時節(jié)約邏輯資源.此外,基于CCSDS-IDC分塊比特平面熵編碼的特點,使用少量片上存儲替代片外存儲,在DWT處理過程中,以流水線的方式將小波系數(shù)按特定順序連續(xù)地輸出給后級熵編碼器進(jìn)行處理.

圖1 正反提升小波變換原理框圖

1 DWT的原理及分析

1.1 DWT提升結(jié)構(gòu)原理

相比于傳統(tǒng)的卷積結(jié)構(gòu),DWT提升結(jié)構(gòu)在內(nèi)存利用率和讀取次數(shù)上都具有優(yōu)勢.提升小波的原理是將多相位小波濾波矩陣分解為兩個連續(xù)的上三角矩陣、下三角矩陣及1個對角矩陣[10],即

式(1)中兩個等式分別對應(yīng)于DWT的正變換及反變換,其結(jié)構(gòu)的原理框圖如圖1所示,其中,xe(n)為偶樣本,xo(n)為奇樣本.

CCSDS-IDC采用的基于提升的9/7 DWT,其具體實現(xiàn)方式為

其中,x(n)為輸入的圖像數(shù)據(jù),y(n)為按交織方式存放的小波系數(shù),y(2n)為低通系數(shù),y(2n+1)為高通系數(shù),常系數(shù)α≈-1.586,β≈-0.053,γ≈0.883,δ≈0.444,K≈1.149.圖像的DWT行變換與列變換都需要完成與式(2)相同的運(yùn)算過程,行變換之后的結(jié)果再經(jīng)過列變換才能完成1級DWT,1級DWT之后可以得到H H、HL、LH和LL共4個小波子帶,選擇其中的LL子帶進(jìn)行下一級DWT處理.依此方式,經(jīng)過3 級DWT可以得到10個子帶,分別為3級輸出的HH,HL,LH等9個子帶及第3級輸出的LL3子帶.

10個子帶的小波系數(shù)按照分層樹的結(jié)構(gòu)形式組織成獨立的單元塊,每個單元塊中包含64個小波系數(shù),包括1個直流電(Direct Current,DC)系數(shù)(LL3子帶)和63個交流電(Alternating Current,AC)系數(shù)(來自其余9個子帶).讀取64個小波系數(shù)順序為:LL3→HL3→LH3→HH3→HL2→LH2→HH2→HL1→LH1→H H1,第1、2、3級讀取數(shù)據(jù)比例為16∶4∶1.

1.2 DWT多級變換的原理分析

DWT的第1級變換是對原始圖像進(jìn)行處理,而第2級變換是對第1級變換后得到的LL1子帶進(jìn)行處理,LL1子帶的寬度和高度分別是原始圖像寬度和高度的1/2,其分辨率大小是原始圖像的1/4.對于分辨率為N×N的圖像,若采用行列并行結(jié)構(gòu),那么完成第1級DWT需要近N2個時鐘,而對于第2級和第3級DWT,其需要消耗的處理時間分別約為N2/4和N2/16個時鐘.顯然,第2級和第3級所需要的處理時間之和小于第1級所需的時間,即N2/4+N2/16＜N2.由此可知,從處理時間上看,將第2級和第3級DWT可以時分復(fù)用同一個DWT模塊,并可以與第1級DWT并行處理.實際上,由等比數(shù)列的求和公式可知,第2級及以上級的DWT所消耗的處理時間總和永遠(yuǎn)不會超過N2個時鐘,即永遠(yuǎn)不會超過第1級DWT消耗的時間,所以,第2級及以上級二維DWT都可以時分復(fù)用同一個變換模塊.基于此分析,文中設(shè)計了第2級和第3級DWT時分復(fù)用變換模塊的VLSI結(jié)構(gòu).該結(jié)構(gòu)具有良好的擴(kuò)展性,只需要簡單的控制參數(shù)修改便可適用于變換等級為2級以上的任意多級小波變換,也可應(yīng)用于與9/7 DWT形式類似的5/3 DWT.

2 多級復(fù)用高速DWT的VLSI結(jié)構(gòu)

2

.1 乘加器復(fù)用的DWT單步提升結(jié)構(gòu)

對于DWT的提升結(jié)構(gòu),其各步提升均可采用同一種單步提升結(jié)構(gòu).這一點從式(2)所示的4步提升公式也可以看出,即各步提升的計算過程近似相同,均含有兩次加法和1次乘法運(yùn)算.其區(qū)別僅是各步輸入的乘法系數(shù)互不相同.第1步提升過程的計算方法為

通過簡單變形,可以看出,該提升過程可分為兩次計算,即

通過采用兩次計算方式,可將乘法器和加法器進(jìn)行時分復(fù)用,通過選擇控制的方式由同一電路結(jié)構(gòu)完成兩次計算.

基于以上分析,設(shè)計了如圖2(a)所示的電路結(jié)構(gòu),該結(jié)構(gòu)由5個選擇器、1個移位器、1個乘法器、1個加法器和1個寄存器構(gòu)成.當(dāng)兩個數(shù)據(jù)到來時,該結(jié)構(gòu)開始進(jìn)行運(yùn)算,將運(yùn)算的中間結(jié)果k1存入圖2(a)所示的寄存器中,在此結(jié)構(gòu)中,對需要進(jìn)行邊界拓展的數(shù)據(jù)進(jìn)行左移1位的操作.

圖2 PE的硬件結(jié)構(gòu)圖

圖2(a)所示的DWT單步提升結(jié)構(gòu)可劃分為兩個組成部分,即存儲和運(yùn)算部分,其中的運(yùn)算部分是虛線標(biāo)注的運(yùn)算處理單元(Processing Element,PE).對于行變換和列變換,它們的PE結(jié)構(gòu)相同,只是所用的存儲結(jié)構(gòu)不同.行變換使用D觸發(fā)器存儲數(shù)據(jù),而列變換使用雙端口隨機(jī)存取存儲器(Random Access Memory,RAM)存儲數(shù)據(jù).在Xilinx Virtex4之后的FPGA型號系列中,內(nèi)嵌有DSP48的IP硬核可以實現(xiàn)乘加運(yùn)算,具有更高的速度性能、更低的功耗和更佳的資源開銷,用其代替圖2(a)中的乘法器和加法器,可得到速度更快、面積更小的PE硬件結(jié)構(gòu),如圖2(b)所示.

2.2 行變換電路結(jié)構(gòu)

9/7 DWT的4步提升計算均可使用相同的單步提升PE結(jié)構(gòu)來完成,只是輸入數(shù)據(jù)和提升常系數(shù)不同.為提高4步提升的計算速度,通過將4個獨立的單步提升PE結(jié)構(gòu)級聯(lián)起來并行計算,便可實時地實現(xiàn)1次行變換,如圖3(a)所示.由圖2(b)可知,數(shù)據(jù)輸入到數(shù)據(jù)輸出之間存在較長的存組合邏輯路徑,如果將兩個PE直接級聯(lián),將形成一塊路徑更長的組合邏輯,這會導(dǎo)致組合邏輯時延變大,降低系統(tǒng)的最大時鐘頻率.為避免該問題,在圖3(a)所示的行變換結(jié)構(gòu)中加入了流水線(Pipeline)設(shè)計,通過插入D觸發(fā)器來縮短組合邏輯路徑,即在PE之間使用D觸發(fā)器進(jìn)行連接.

圖3 行變換和列變換電路結(jié)構(gòu)圖

圖3(a)中的奇偶標(biāo)識信號將輸入數(shù)據(jù)區(qū)分成兩部分,分別為偶數(shù)位置數(shù)據(jù)x(2n)和奇數(shù)位置數(shù)據(jù)x(2n+1).第1步提升輸出偶數(shù)位置的數(shù)據(jù)仍為x(2n),而奇數(shù)位置的數(shù)據(jù)是y(2n+1).當(dāng)輸入第1行第1個數(shù)據(jù)s時,數(shù)據(jù)存入第1個PE左端的寄存器中.輸入第2個數(shù)據(jù)d時,讀取上次存入寄存器中的數(shù)據(jù)s,用s與d進(jìn)行運(yùn)算,得到第1步提升的中間結(jié)果Inv,再將Inv重新存回該寄存器中,同時,行變換的第2步提升啟動,將s寫入第2個PE左端的寄存器中.以此方式按行進(jìn)行小波變換.

2.3 列變換電路結(jié)構(gòu)

行變換結(jié)果經(jīng)過兩個寄存器進(jìn)入列變換模塊,為實現(xiàn)行列并行運(yùn)算,列變換需要對整行數(shù)據(jù)進(jìn)行操作,因此,輸入數(shù)據(jù)的緩存和中間結(jié)果的緩存不能使用寄存器存儲,而需要使用雙端口RAM存儲整行數(shù)據(jù).當(dāng)輸入第2行第1個數(shù)據(jù)時開始進(jìn)行列變換,因此,RAM只需要緩存1行數(shù)據(jù).列變換結(jié)構(gòu)如圖3(b)所示,對于第2級及以上級DWT,RAM需要緩存各級的中間結(jié)果,因此,需要標(biāo)記各級DWT的起始地址.

2.4 多級復(fù)用DWT及小波系數(shù)緩存處理電路結(jié)構(gòu)

行變換結(jié)構(gòu)與列變換結(jié)構(gòu)級聯(lián)實現(xiàn)1級DWT.由1.2節(jié)分析可知,高級別DWT可時分復(fù)用同一個DWT模塊來實現(xiàn),該時分復(fù)用方法會增加一些控制模塊的邏輯資源,相比于第1級DWT,所增加的邏輯資源是非常少的.復(fù)用控制模塊功能主要包括產(chǎn)生奇偶標(biāo)識信號、級別標(biāo)識信號和RAM控制信號.因為高級別DWT會共用相同的數(shù)據(jù)線,所以需要一個級別標(biāo)識信號來表明當(dāng)前進(jìn)行的DWT級別.文中所實現(xiàn)的多級DWT復(fù)用結(jié)構(gòu),通過簡單的參數(shù)修改,便可應(yīng)用于變換等級為二級以上的任意多級小波變換.

根據(jù)分塊比特平面熵編碼的特點,當(dāng)LL3數(shù)據(jù)到來時即可開始進(jìn)行熵編碼.換句話說,緩存少量的小波系數(shù)便可將其按特定順序輸出給熵編碼器進(jìn)行處理,而不需要等到所有小波系數(shù)都得到之后才開始熵編碼.因此,文中將DWT與熵編碼之間的緩存使用片內(nèi)雙端口RAM來實現(xiàn),而不用片外DRAM存儲器,這樣可以節(jié)省大量的片外存儲資源.由于使用RAM需要額外的控制邏輯,RAM的個數(shù)應(yīng)該盡量少.文中將各級輸出的LH和HH分量合并到一起,從而減少RAM的個數(shù),因此,共用了3個雙端口RAM(如圖4所示的RAM5,RAM6,RAM7)來緩存DWT最終得到的小波系數(shù),并在條件滿足時及時地將這些小波系數(shù)輸出給后級熵編碼器進(jìn)行處理.將RAM5劃分為6塊存儲區(qū)域,分別存儲各級輸出的HH和LH子帶數(shù)據(jù),將RAM6劃分為3塊存儲區(qū)域,存儲各級輸出的HL子帶數(shù)據(jù),而RAM7只存儲第3級輸出的LL3子帶數(shù)據(jù).小波系數(shù)緩存處理結(jié)構(gòu)如圖4所示,通過子帶分離器將輸出的小波系數(shù)分離,并乘以相應(yīng)的K系數(shù).通過寫控制器將數(shù)據(jù)寫入對應(yīng)的存儲器中,并且3個RAM寫入數(shù)據(jù)時的地址變化由同一份邏輯產(chǎn)生,可進(jìn)一步節(jié)約邏輯資源.讀控制器根據(jù)LL3同步信號判斷讀取的起始時間,3個存儲器的讀取結(jié)果進(jìn)行或運(yùn)算作為進(jìn)入熵編碼器的輸入數(shù)據(jù),其同步信號是通過將各個存儲器讀使能信號進(jìn)行或運(yùn)算并延遲1個時鐘得到的.

圖4 DWT系數(shù)處理結(jié)構(gòu)圖

3 性能與仿真

將文中提出的9/7 DWT提升結(jié)構(gòu)與其他文獻(xiàn)所提出的結(jié)構(gòu)進(jìn)行對比,在邏輯規(guī)模和計算時間等方面的對比結(jié)果如表1所示.表1中,Tm和Ta分別代表乘法器和加法器時延,S為并行處理單元的個數(shù),圖像的分辨率為N×N.由表1可以看出,文中結(jié)構(gòu)所需存儲器、加法器和乘法器都相對較少,關(guān)鍵路徑也很短.相對于乘法器和加法器使用較少的文獻(xiàn)[11-13],其輸出時延也是最短的.

表1 DWT資源以及性能對比

文中所提出的VLSI結(jié)構(gòu)在Xilinx型號為XC4VSX55的現(xiàn)場可編程門陣列(Field Programmable Gata Array,FPGA)中得到了硬件實現(xiàn),具有95.91 MPixels/s的數(shù)據(jù)處理性能.表2為文中結(jié)構(gòu)與其他文獻(xiàn)Slices資源的對比情況,由表2可以看出,文中結(jié)構(gòu)在分辨率、位寬和級數(shù)等指標(biāo)都較大的情況下,消耗FPGA的Slices資源最少,且不需要片外緩存.由此可見,文中結(jié)構(gòu)有明顯的資源優(yōu)勢.

表2 DWT的Slices資源對比

4 結(jié)束語

通過DWT提升結(jié)構(gòu)復(fù)用和級間復(fù)用,在保證數(shù)據(jù)處理速度的同時減少了邏輯資源的使用.此外,根據(jù)分塊比特平面熵編碼的特點,改變了傳統(tǒng)的DWT輸出數(shù)據(jù)緩存處理方式,將輸出數(shù)據(jù)所需的片外存儲資源用片內(nèi)少量RAM緩存替換,在不降低處理速度的情況下,節(jié)省了片外存儲,減少了系統(tǒng)體積和功耗,非常適合空間環(huán)境下圖像數(shù)據(jù)高速處理的應(yīng)用需求.

參考文獻(xiàn):

[1]李進(jìn),金龍旭,韓雙麗,等.適于空間TDICCD相機(jī)的圖像壓縮系統(tǒng)設(shè)計[J].電子技術(shù)應(yīng)用,2013,39(1):17-19.LI Jin,JIN Longxu,HAN Shuangli,et al.Design of Image Compression System for Space TDICCD Camera[J].Application of Electronic Technique,2013,39(1):17-19.

[2]王前,呂東強(qiáng),李晶,等.新型9/7小波基構(gòu)造及快速實現(xiàn)[J].電子與信息學(xué)報,2009,31(5):1210-1213.WANG Qian,Lü Dongqiang,LI Jing,et al.New Construction for 9/7 Wavelet Basis and Fast Implementation[J].Journal of Electronics and Information Technology,2009,31(5):1210-1213.

[3]SANI J,MANU J.Optimized Implementation of Discrete Wavelet Transform with Area Efficiency[C]//Proceedings of the IEEE International Multi-Conference on Automation,Computing,Control,Communication and Compressed Sensing.Washington:IEEE Computer Society,2013:796-800.

[4]MOHANTY B K,MEHER P K.Memory-efficient High-speed Convolution-based Generic Structure for Multilevel 2-D DWT[J].IEEE Transactions on Circuits and Systems for Video Technology,2012,23(2):353-363.

[5]DARJI A,SHUKLA S,MERCHANT S N.Hardware Efficient VLSI Architecture for 3-D Discrete Wavelet Transform [C]//Proceedings of the IEEE International Conference on VLSI Design.Washington:IEEE Computer Society,2014: 348-352.

[6]HUANG C T,TSENG P C,CHEN L G.Flipping Structure:an Efficient VLSI Architecture for Lifting-based Discrete Wavelet Transform[J].IEEE Transactions on Signal Processing,2004,52(4):1080-1089.

[7]MOHANTY B K.Memory Efficient Modular VLSI Architecture for High throughput and Low-Latency Implementation of Multilevel Lifting 2-D DWT[J].IEEE Transactions on Signal Processing,2011,59(5):2072-2084.

[8]HU Y S.A Memory-efficient High-throughput Architecture for Lifting-based Multi-level 2-D DWT [J].IEEE Transactions on Signal Processing,2013,61(20):4975-4987.

[9]張學(xué)全,陳曉敏.CCSDS中二維整數(shù)小波變換的FPGA實現(xiàn)方法[J].半導(dǎo)體光電,2012,33(5):747-751.ZHANG Xuequan,CHEN Xiaomin.FPGA Base Design of Integer 2D-DWT in CCSDS Standard[J].Semiconductor Optoelectronics,2012,33(5):747-751.

[10]唐垚,曹劍中,劉波,等.航天器圖像壓縮小波變換的FPGA設(shè)計[J].計算機(jī)科學(xué),2010,37(9):261-263.TANG Yao,CAO Jianzhong,LIU Bo,et al.FPGA Design of Wavelet Transform in Spatial Aircraft Image Compression [J].Computer Science,2010,37(9):261-263.

[11]WU B F,LIN C F.A High-performance and Memory-efficient Pipeline Architecture for the 5/3 and 9/7 Discrete Wavelet Transform of JPEG2000 Codec[J].IEEE Transactions on Circuits and Systems for Video Technology,2005,15(12):1615-1628.

[12]LAI Y K,CHEN L F,SHIH Y C.A High-performance and Memory-efficient VLSI Architecture with Parallel Scanning Method for 2-D Lifting-based Discrete Wavelet Transform [J].IEEE Transactions on Consumer Electronics,2009,55(2):400-407.

[13]WANG C,WU Z L,CAO P,et al.An Efficient VLSI Architecture for Lifting-based Discrete Wavelet Transform[C]// Proceedings of the IEEE International on Multimedia and Expo.Piscataway:IEEE,2007:1575-1578.

[14]DARJI A D,LIMAYE A.Memory Efficient VLSI Architecture for Lifting-based DWT[C]//Proceedings of the IEEE 57th Midwest Symposium on Circuits and Systems.Picataway:IEEE,2014:182-192.

[15]SUN Q,JIANG J,ZHU Y X.A Reconfigurable Architecture for 1-D and 2-D Discrete Wavelet Transform[C]// Proceedings of the 21st Annual International Conference IEEE Symposium on Field-Programmable Custom Computing Machines.Washington:IEEE Computer Society,2013:81-84.

(編輯:齊淑娟)

Highly efficient VLSI architecture for DWT with low-storage implementation

DONG Mingyan,LEI Jie,WANG Keyan,LI Yunsong
(State Key Lab.of Integrated Service Networks,Xidian Univ.,Xi’an 710071,China)

Abstract:With the gradual increase in image resolution of the spacecraft camera,it is highly required to figure out the problem how to process a huge amount of image data on board at a high speed.As a solution,the CCSDS proposes a space-oriented image-coding standard.For the sake of high image-coding performance,it adopts wavelet transformation as a method of image data transformation.However,wavelet transformation contains multi-level data processing,which causes more computational time consumption and more memory utilization.In order to solve this problem,we propose a highly efficient VLSI architecture for DWT with low-storage.By revising the traditional lifting structure and employing time-multiplex data processing strategy to perform the second and third level of wavelet transformation by the same logic module,the usage of logic resource is reduced with no sacrifice on speed.Using a small amount of on-chip memory instead of off-chip memory to save certain parts of DWT coefficients and sending the coefficients in a specific sequence to entropy coder timely,the off-chip memory for storage of DWT coefficients is no longer required.The proposed VLSIarchitecture of DWT is already implemented on the Xilinx FPGA XC4VSX55,which can achieve a high performance,in terms of data throughput,reaching 95.91MPixels/s.

Key Words:image processing;discrete wavelet transform(DWT);field programmable gate array (FPGA);very large scale integration(VLSI)

通訊作者:雷 杰(1981-),男,副教授,E-mail:jielei@mail.xidian.edu.cn

作者簡介:董明巖(1990-),男,西安電子科技大學(xué)碩士研究生,E-mail:962383739@qq.com.

基金項目:國家優(yōu)秀青年基金資助項目(61222101);國家自然科學(xué)基金資助項目(61301287,61301291);高等學(xué)校學(xué)科創(chuàng)新引智計劃資助項目(B08038);中央高?；究蒲袠I(yè)務(wù)費(fèi)專項資金資助項目(K5051301043)

收稿日期:2014-11-11 網(wǎng)絡(luò)出版時間:2015-05-21

doi:10.3969/j.issn.1001-2400.2016.02.007

中圖分類號:TN919.81

文獻(xiàn)標(biāo)識碼:A

文章編號:1001-2400(2016)02-0035-06

網(wǎng)絡(luò)出版地址:http://www.cnki.net/kcms/detail/61.1076.TN.20150521.0902.004.html