張聰，李東華，陳守迎

（濟南市半導體元件實驗所,山東　濟南　250014）

?

兩種增強肖特基二級管芯片穩(wěn)定性的設計方法

張聰，李東華，陳守迎

（濟南市半導體元件實驗所,山東濟南250014）

摘要：首先,介紹了肖特基二極管的基本原理和主要性能；然后,利用擴散勢壘和多層金屬化結(jié)構(gòu)設計工藝對肖特基二極管進行了改進。結(jié)果表明,上述兩種工藝能夠使得肖特基勢壘界面橫向結(jié)構(gòu)十分穩(wěn)定,器件高溫反向特性、低溫正向特性得到提高,反向耐壓與抗浪涌沖擊能力大大增強,因而建議大力推廣使用。

關(guān)鍵詞：肖特基二級管；擴散勢壘；多層金屬化；反向耐壓；高溫性能；可靠性

0　引言

目前,國內(nèi)肖特基1A-3A產(chǎn)品的芯片的穩(wěn)定性較差,多用于民用行業(yè),無法滿足軍工對高可靠性的要求,應用于軍工及航空航天工程的1A-3A玻封肖特基芯片尚屬空白,急需填補,因此,需要重新設計可以滿足高可靠性要求的芯片。

在金屬-半導體界面中,界面態(tài)起著關(guān)鍵的作用。肖特基二極管的特點是其電參數(shù)性能和可靠性對勢壘接觸的界面條件相當敏感,此界面上的沾污物、氧化物和合金反應都能引起二極管性能的明顯變化。例如:界面態(tài)可以決定勢壘高度ΦB。為了提高器件參數(shù)性能、工作結(jié)溫和抗浪涌沖擊能力,本工藝采用了擴散勢壘和多層金屬化結(jié)構(gòu)。

1　肖特基二極管的基本原理和主要性能

肖特基二極管是以貴金屬（金、銀、鋁和鉑等）為正極,以N型半導體為負極,利用二者接觸面上形成的勢壘具有整流特性而制成的金屬-半導體器件。

肖特基二極管具有開關(guān)特性好、反向恢復時間短等特點,因而其常作為高頻整流二極管、用續(xù)流二極管或陰尼二極管而被用于開關(guān)電源、PWM脈寬調(diào)制器和變頻器等電路中。此外,由它制作的電路還可廣泛地應用在計算機、雷達、通訊發(fā)射機和航天飛行器,以及儀器儀表等系統(tǒng)中。

金屬與半導體接觸時,由于金屬和半導體的功函數(shù)的不同,金屬與半導體兩端的電荷會相互轉(zhuǎn)移,當兩端的費米能級一樣時,便會在半導體表面形成肖特基墊壘[1]。

肖特基二極管的正向特性如式（1）所示,反向特性如式（2）所示,△ΦB是由于電場效應和鏡像力的作用而引起的勢壘高度的降低。

式（1）-（5）中: IF—正向電流；

VF——正向壓降；

IR——反向電流；

VR——反向電壓；

S——二極管的面積；

A*——理查遜常數(shù)；

q——電子電荷；

k——玻爾茲曼常數(shù)；

T——絕對溫度；

n——理想因子；

εS——半導體的介電常數(shù)；

ND——雜質(zhì)濃度；

VD——擴散電位；

ΦB——勢壘高度；

α——經(jīng)驗參數(shù)。

以上幾個公式是設計的基本依據(jù)。由公式可知,器件的正反向參數(shù)與肖特基勢壘高度ΦB、理想因子n和外延層參數(shù)有著密切的關(guān)系[2]。

2　工藝創(chuàng)新設計

為了提高二極管的正向性能、反向耐壓、結(jié)溫和抗浪涌沖擊能力,設計器件時采用了擴散勢壘和多層金屬化結(jié)構(gòu)設計這2項新工藝技術(shù)。

2.1擴散勢壘的創(chuàng)新設計

近年來,金屬硅化物在肖特基二極管中得到了廣泛的應用,但是,肖特基二極管的上層電極與硅化物層的兼容問題仍是一個值得注意的重要問題。硅化物不僅能夠提供一個合適的肖特基勢壘,而且還能防止電極金屬和硅之間發(fā)生反應,但是,事實上電極金屬也和硅化物發(fā)生反應,因而電極金屬與硅化物的接觸在一定的溫度下是不穩(wěn)定的,它們?nèi)菀仔纬山饘倩衔?在器件的電學特性上表現(xiàn)為肖特基勢壘高度ΦB值及理想因子n值發(fā)生變化。為了防止以上情況的發(fā)生,通?？梢栽陔姌O金屬和硅化物層之間形成一層擴散勢壘。

選擇擴散勢壘材料的最重要的參數(shù)為材料的再結(jié)晶溫度Tc、電阻率和原子擴散系數(shù)。目前,用作擴散勢壘的材料有: Ta、W、Ti、Mo、Cr和V等難熔金屬。另外,還有非晶金屬合金,例如: Nb-Ni、Mo-Ni、Si-W、Mo-Si、Ir-Ta、Ni-W和TiN等。硅化物也可用作擴散勢壘。從原子擴散系數(shù)來看,單晶層是最有效的擴散勢壘,但是目前還未能制備出來。非晶金屬合金是較好的擴散勢壘材料（Tc可以超過700℃）,與多晶金屬合金相比,非晶金屬合金的擴散系數(shù)要低一個數(shù)量級,這是由于多晶金屬合金中有一個沿晶粒邊界擴散的問題。非晶金屬合金的缺點是電阻率較大（典型值為100 μΩ·cm）,而難熔金屬作為擴散勢壘時其電阻率要低得多[3]。

根據(jù)以上所述,以及我們的設備條件的限制,決定采用難熔金屬Ti作為本器件的擴散勢壘,并對采用Ti作為擴散墊壘的器件的肖特基電特性進行了檢驗,實驗結(jié)果表明:當溫度在420℃以下時,將器件的芯片退火20 min,其勢壘的電特性較穩(wěn)定,勢壘高度B值和理想因子n值基本不變,在此溫度以上退火,勢壘開始失效。同樣,我們也對沒有選用Ti層作為擴散勢壘的器件的肖特基電特性進行了檢驗,結(jié)果表明:將芯片在380℃以下退火20 min,其肖特基勢壘的電特性較穩(wěn)定,在此溫度以上退火,勢壘開始失效。說明選用Ti作為肖特基二極管的擴散勢壘,的確能夠有效地阻擋電極金屬與勢壘金屬之間的擴散反應。

2.2多層金屬化結(jié)構(gòu)的設計

在一般器件的制造中,例如:電流密度較小、結(jié)溫較低的器件,鋁是單獨作為電極使用的好材料,但是,對于電流密度大、結(jié)溫高、可靠性和穩(wěn)定性要求較高的器件,用單一的金屬層作為電極則不太合適,通常采用性能更好的多層金屬化系統(tǒng)。多層金屬結(jié)構(gòu)是利用幾種金屬各自的優(yōu)點相互取長補短[4]。

本器件為芯片面積較大的功率器件,要求電流密度較大,結(jié)溫較高,除了芯片正面采用多層金屬結(jié)構(gòu)外,背面也采用多層金屬層,芯片的多層金屬結(jié)構(gòu)如圖2所示。下面討論本器件多層金屬化系統(tǒng)的設計。

多層金屬之間的接觸應該是穩(wěn)定的、緊密的和粘附良好的,在硅化物形成和多層金屬淀積的過程中,經(jīng)常會形成氧化物,因此,在多層金屬化的工藝流程中,應嚴格地按照操作規(guī)程進行操作,并注意層與層之間的清潔,避免氧化現(xiàn)象的出現(xiàn),同時也應包括清除氧化物的工藝步驟。

圖2　芯片的多層金屬結(jié)構(gòu)示意圖

表2　半導體器件工藝中常用金屬的性能[5]

粘附層直接與Si/SiO2接觸,要求與Si/SiO2粘附良好,性能穩(wěn)定,它本身不與上下兩層金屬形成高阻化合物,還要求其能夠阻擋導電層、過渡層與勢壘金屬形成高阻化合物,并阻止導電層、過渡層與Si形成化合物。此外,還要求粘附層與Si能形成良好的低阻歐姆接觸,并且其膨脹系數(shù)應該與Si相近。半導體器件工藝中常用金屬的性能如表2所示,由表2可知,與Si/SiO2粘附良好的金屬有Al、Cr、Ti、V、W和Mo等。Al與Si的膨脹系數(shù)相差太大,所以一般選擇Cr、Ti、V、W和Mo作為粘附層。由于此層起到了擴散阻擋層的作用,因此要有足夠的厚度,一般應在0.2～0.5 μm之間。本器件選用Ti為粘附層,由于Ti的電阻率較高（42×10-6Ω·cm）,因此粘附層不宜過厚。

要求過渡層金屬與上下兩層金屬都不產(chǎn)生高阻化合物,而且接觸電阻小、針孔少,常用的金屬有Pt、Pd、W、Mo、Ni和NiCr。本器件選用Ni作為過渡層。下面將要提到的導電層的常用金屬為Au、Ag等,但是不能將Au、Ag膜直接與粘附層Cr、Ti和V等接觸,因為Au、Ag膜很易熔于Pb、Sn等焊料,造成焊料直接與Cr、Ti和V等金屬膜接觸,而這些金屬都是難焊金屬,會影響器件上下電極的焊接性能,所以在Au、Ag導電層與Cr、Ti 和V粘附層之間需要設置過渡層。

導電層是多層金屬結(jié)構(gòu)的最外層,要求其電阻率低、抗電遷移能力強、性能穩(wěn)定、不易氧化、易與過渡層粘接并且導熱性能良好,通常采用Au或Ag。由于Ag的價格相對較低,且Ag還能改善焊料的流散性,因此,本器件選用Ag作為導電層。此層厚度較厚,一般要求在0.9～1.8 μm之間,以利于上下電極的焊接,并能充分保護過渡層,使其不被氧化。

3　結(jié)束語

用這兩種工藝改良后的芯片制作的玻封產(chǎn)品能夠滿足GJB 33A-1997《半導體分立器件總規(guī)范》中的相關(guān)要求,最大結(jié)溫為TjM=150℃,存儲溫度Tstg在-55～150℃之間,并且能夠穩(wěn)定地通過熱沖擊、引出端強度、耐濕、掃頻震動和恒定加速度,以及鹽霧試驗,因而可以大力地推廣使用。

參考文獻：

[1]楊碧梧.肖特基二極管保護環(huán)結(jié)構(gòu)的研究[J] .山東電子, 1997（1）: 39-40.

[2]三洋電機株式會社.肖特基勢壘二極管及其制造方法: 02141455.6 [P] . 2003-04-02.

[3]白藤純嗣.半導體物理基礎[M] .北京:高等教育出版社, 1982.

[4]陳明華,成巨華.肖特基二極管結(jié)構(gòu)解剖與分析[J] .微電子技術(shù), 1999, 27（4）: 35-37.

[5] UNGER H G, HARTH W.高頻半導體電子學[M] .北京:科學出版社, 1981.

Two Design Methods of Enhancing the Stability of the Chip of Schottky Diode

ZHAGN Cong, LI Dong-hua, CHEN Shou-ying
（Institute of Jinan Semiconductor Component Experiment, Jinan 250014, China）

Abstract:Firstly, the basic principle and main performance of schottky diode are introduced. And then, the diffusion barrier and multi-layer metal structure design process are adopted to improve the schottky diode. The results show that the two design methods can make the lateral structure of the schottky barrier interface very stable, improve the high temperature reverse characteristic and low temperature positive characteristic of the device, and greatly enhance reverse voltage endurance capability and anti surge impact capability, which are worthy to be popularized.

Key words:schottky diode；diffusion barrier；multiple-layer metallization；reverse voltage endurance capability；high temperature performance；reliablility

作者簡介：張聰（1982-），女，山東聊城人，濟南市半導體元件實驗所工程師，從事肖特基芯片的設計制造工作。

收稿日期：2015-06-24修回日期：2015-06-29

doi:10.3969/j.issn.1672-5468.2016.01.009

中圖分類號：TN 302；TN 311+.7

文獻標志碼：A

文章編號：1672-5468（2016）01-0040-04