劉二平,劉曉杰
(1.海軍駐保定地區(qū)航空軍事代表室,河北 保定 071000;2.中國電子科技集團公司第五十四研究所,河北 石家莊 050081)
?
基于多相濾波的高效數(shù)字下變頻設(shè)計
劉二平1,劉曉杰2
(1.海軍駐保定地區(qū)航空軍事代表室,河北 保定 071000;2.中國電子科技集團公司第五十四研究所,河北 石家莊 050081)
航天測控系統(tǒng)中,隨著對抗干擾能力、測量精度要求的提高,信號帶寬已由幾十兆赫茲發(fā)展到百兆赫茲量級甚至更高,此時采用傳統(tǒng)的方式完成數(shù)字下變頻已經(jīng)不再可行。分析了一種基于多相濾波結(jié)構(gòu)的數(shù)字下變頻方法,并通過FPGA實現(xiàn)驗證了在低頻下完成高速數(shù)據(jù)流下變頻是現(xiàn)實可行的。從占用FPGA資源對比證明了提出的方法相對于傳統(tǒng)下變頻法有較大的優(yōu)越性。
數(shù)字下變頻;多相濾波器;航天測控
航天測控技術(shù)在航天技術(shù)中占有非常重要的地位[1],發(fā)射技術(shù)已經(jīng)相對較為成熟,而接收技術(shù)卻一直處于追趕階段。當今,發(fā)射技術(shù)高速發(fā)展,這就促使接收系統(tǒng)向高速寬帶數(shù)字處理方向不斷發(fā)展。
傳統(tǒng)數(shù)字接收機的結(jié)構(gòu)較固定,運行的模式相對單一,人們在基于軟件無線電技術(shù)的全數(shù)字接收機的研究方面投入較大精力[2],相應(yīng)產(chǎn)生了許多新的接收技術(shù)。而較為理想的全數(shù)字接收機,是在天線后面直接射頻采樣來進行數(shù)字處理。因此,本文提出了一種高效數(shù)字下變頻濾波結(jié)構(gòu)[3],來實現(xiàn)航天測控系統(tǒng)中的寬帶接收技術(shù)。
相對于模擬的下變頻技術(shù),數(shù)字下變頻結(jié)構(gòu)有較為理想的I/Q通道平衡特性,并且通過抽取可以降低數(shù)據(jù)傳輸速率。然而,數(shù)字下變頻器的運算速度[4]影響著輸入數(shù)據(jù)流能達到的最高速度,中頻采樣率的不斷提高給硬件的實現(xiàn)帶來了很大壓力,這種情況下,就需要一種能夠在低頻下來完成高速數(shù)據(jù)流下變頻的方案。
基于以上分析,本文提出了一種利用多相濾波結(jié)構(gòu)的數(shù)字下變頻技術(shù)[5],該技術(shù)實現(xiàn)了在低頻下完成高速數(shù)據(jù)流下變頻,使信號帶寬達到了百兆量級,從而實現(xiàn)了對中頻接收信號的直接采樣;另外,該方法又采用了雙路濾波結(jié)構(gòu),由于兩通道所用的濾波器具有相同的原型濾波結(jié)構(gòu),所以它們的頻響特性一樣,因此,不會直接帶來I/Q兩路的不一致。通過分析和比較,相對于傳統(tǒng)方法,該方法節(jié)省了大約1/3的硬件資源,降低了開發(fā)設(shè)計的成本,并達到了很好的效果。
數(shù)字下變頻的作用是將高速率的數(shù)字中頻信號下變頻為低速率的數(shù)字基帶信號,并且降低了信號的采樣速率。數(shù)字下變頻器結(jié)構(gòu)的基本模型如圖1所示,其主要由3部分構(gòu)成:本地振蕩器(NCO)、混頻器和低通/抽取濾波器[6]。
圖1 數(shù)字下變頻器結(jié)構(gòu)
圖1中,將A/D轉(zhuǎn)換器的輸出信號送進數(shù)字下變頻,經(jīng)過混頻器后,將輸入的數(shù)字信號分別與本地產(chǎn)生的正弦信號和余弦信號相乘,得到I、Q兩路信號;然后,再分別經(jīng)過低通濾波器與信號降采樣處理,其輸出是濾去高頻分量的且數(shù)據(jù)流降低了的數(shù)字基帶信號。
圖1虛線部分為傳統(tǒng)的數(shù)字下變頻器的結(jié)構(gòu),如果用FPGA實現(xiàn),通常會遇到如下幾個問題:① 如果中頻信號的采樣速率非常高時(例如>200MHz),F(xiàn)PGA就無法用普通I/O引腳來接收;② 用通用的查表法時,無法產(chǎn)生高速NCO;③ 混頻器部分的高速乘法器結(jié)構(gòu)無法實現(xiàn)[7];④ 抽取濾波器部分的高速乘法器和高速加法器無法實現(xiàn)。
為了克服以上瓶頸,提出了基于多相濾波的數(shù)字下變頻設(shè)計方法。
2.1下變頻器混頻器部分理論推導
設(shè)輸入信號為:
(1)
式中,x(t)為接收信號;a(t)為傳輸數(shù)據(jù);f0為載波頻率;φ(t)為接收信號的初始相位。
此處選用帶通采樣頻率fs可表示為:
(2)
則采樣后的序列可表示為:
(3)
式中,
xBI(n)=a(n)cosφ(n),xBQ(n)=a(n)sinφ(n)。
(4)
分別為信號的同相分量和正交分量。
由式(3)可得:
x(2n)=xBI(2n)cos[(2m+1)πn]=
xBI(2n)·(-1)n。
(5)
xBQ(2n+1)·(-1)n。
(6)
令
(7)
(8)
則可得
(9)
(10)
(11)
(12)
圖2 抽取序列時延差
本文通過設(shè)計2個時延濾波器來對這種時延差進行糾正,下面給出這種濾波器設(shè)計方法。
2.2時延濾波器的設(shè)計
將二者在時間上進行對齊的一種簡單的、有效的方法是用2個時延濾波器來進行校正[11],此處,2個時延濾波器的頻率響應(yīng)需要滿足:
(13)
可以選
(17)
(15)
(16)
因此,經(jīng)過Hi(ejw)、Hq(ejw)的濾波,2個正交的基帶信號x″BI(n)和x″BQ(n)在時間上就完全對齊了。這樣實現(xiàn)起來是比較容易的。無論選擇哪組作為延時濾波器,由于都是從同一原型濾波器抽取而來的,因此,對I、Q支路的信號失真一致,并且有較好的鏡頻抑制性能。
基于多相濾波的下變頻器的混頻器結(jié)構(gòu)如圖3所示。
圖3 基于多相濾波的下變頻器的混頻器結(jié)構(gòu)
由圖3可以看出,通過設(shè)定采樣頻率和奇偶抽取來把模擬信號變換為2個正交的零中頻數(shù)字基帶信號,而一般的帶通采樣還需要通過數(shù)字正交混頻才能得到2個正交的基帶信號,這樣就省去了NCO[12-13],而且本身已經(jīng)進行了抽取,采樣率降為原來的1/2,并且實現(xiàn)起來相對較簡單。下面將給出下變頻器的低通濾波器的設(shè)計方法。
2.3基于多相濾波的低通濾波器設(shè)計
有限沖激響應(yīng)(FIR)數(shù)字濾波器的特點是,單位沖激響應(yīng)h(n)為有限長,其系統(tǒng)函數(shù)可表示為:
(17)
式中,N為FIR濾波器的階數(shù)。
也可以用線性卷積表示FIR濾波器的輸入輸出關(guān)系,
(18)
即
y(n)=h(0)x(n)+h(1)x(n-1)+h(2)x(n-2)+
…+h(N-1)x(n-N+1)。
(19)
2.3.1傳統(tǒng)數(shù)字下變頻結(jié)構(gòu)的低通濾波器輸出
要實現(xiàn)接收的中頻信號為350MHz,中頻帶寬為100MHz,采樣率為280MHz,所以,設(shè)置本振信號中心頻率為70MHz,且初始相位為0。則I路產(chǎn)生的NCO值為:0,-1,0,1,…,則Q路產(chǎn)生的NCO值為:1,0,-1,0,…,輸入的數(shù)據(jù)流為x(1),x(2),x(3),...,x(n)。則I路在進入低通濾波器前的數(shù)據(jù)形式可以表示為:0,-x(2),0,x(4),…,則Q路在進入低通濾波器前的數(shù)據(jù)形式可以表示為x(1),0,-x(3),0,…,此處,濾波器階數(shù)為32階,即濾波器系數(shù)可以表示為b(0),b(1),b(2),…,b(31)。則經(jīng)過低通濾波器后I路數(shù)據(jù)可以表示為:
I(n)=b(0)·x(32)+b(2)·(-x(30))+
…+b(28)·x(4)+b(30)·(-x(2))。
(20)
經(jīng)過低通濾波器后Q路數(shù)據(jù)可以表示為:
Q(n)=b(1)·(-x(31))+b(3)·x(29)+
…+b(29)·(-x(3))+b(31)·x(1)。
(21)
2.3.2基于多相濾波的低通濾波器的設(shè)計
由圖3可知,輸入序列為x(1),x(2),x(3),...,x(n)。
同理,根據(jù)前面所述,設(shè)I路產(chǎn)生的NCO值為:0,-1,0,1,…,Q路產(chǎn)生的NCO值為:1,0,-1,0,…。
由式(20)和式(21)可得,I路的低通濾波器系數(shù)為原型濾波器的偶數(shù)抽取,階數(shù)是16階。Q路的低通濾波器系數(shù)為原型濾波器的奇數(shù)抽取,階數(shù)是16階。那么,基于多相濾波的下變頻器的結(jié)構(gòu)如圖4所示。
圖4 基于多相濾波結(jié)構(gòu)的下變頻器的混頻器結(jié)構(gòu)圖
經(jīng)過工程驗證,對于中頻頻率為350MHz,中頻帶寬為100MHz,采樣率為280MHz的接收信號,用基于多相濾波的下變頻器對該信號進行下變頻是現(xiàn)實可行的。
在多相抽取濾波器FPGA的實現(xiàn)中,有一個值得注意的地方就是對數(shù)據(jù)溢出的處理。2個定點數(shù)據(jù)相加后得到的總和有可能會超出存儲計算結(jié)果的寄存器的動態(tài)范圍,進而導致溢出。溢出的結(jié)果將會導致嚴重的信號失真,并且會在濾波器的輸出端造成較大的振幅震蕩[14-15]。
本文中對溢出的處理方案如下:運用模2K+M的補碼編碼的方案[16],即將符號位先進行擴展,然后再進行運算。令M=2,即模2K+2補碼的方式,就是將符號位進行擴展,將原來使用的“0”和“1”表示正負轉(zhuǎn)換為用“00”和“11”分別表示正和負。接著進行FIR濾波處理后,就避免了溢出情況。
下面將從占用FPGA資源對比來證明本文提出的方法相對于傳統(tǒng)下變頻法有較大的優(yōu)越性。
FPGA選用的是XILINX公司VIRTEX-II系列的器件XC2V3000-4BG728。表1所示為FPGA中分別使用傳統(tǒng)下變頻方法和使用多相濾波法時的FPGA資源使用情況。
通過表1中2種方法的對比可以看出,在FPGA資源使用上相比于傳統(tǒng)方法,多相濾波法節(jié)約了1/3的資源,且將該方法用在工程實現(xiàn)中是切實可行的。
表1 傳統(tǒng)法與基于多相濾波方法占用的FPGA資源情況
在現(xiàn)有技術(shù)條件下,用傳統(tǒng)的數(shù)字下變頻方法來實現(xiàn)上述指標比較困難。多相濾波法實質(zhì)就是對一個原型濾波器進行抽取而得到2路濾波器的系數(shù),因此其與理想濾波器的差異不會導致I、Q兩路的不匹配。此外,多相濾波法能以較低的階數(shù)來實現(xiàn)較高的鏡頻抑制比,進而減少了系統(tǒng)對電子器件運算速率的依賴和FPGA內(nèi)部資源的損耗,大大降低了運算量。本方法對寬帶高中頻系統(tǒng)的數(shù)字下變頻處理有較好參考價值。
該方法已經(jīng)應(yīng)用于某航天測控系統(tǒng)中,目前效果良好,成功的實現(xiàn)了寬帶高速率信號的實時處理。
[1]張平,李建武,馮志勇,等.認知無線網(wǎng)絡(luò)架構(gòu)與關(guān)鍵技術(shù)研究[J].無線電通信技術(shù),2014,40(3):1-5.
[2]呂幼新,鄭立崗,王麗華.基于多相濾波的寬帶數(shù)字化接收技術(shù)[J].電子科技大學學報,2003,32(2):133-136.
[3]何頌華,劉真.基于FPGA的多相濾波器設(shè)計[J].微計算機信息,2009,25(32):24-26.
[4]楊小牛,樓才義,徐建良.軟件無線電技術(shù)與應(yīng)用[M].北京:電子工業(yè)出版社,2001,38(4):60-89.
[5]和小冬,丁麗.基于帶通采樣的高速數(shù)據(jù)采集系統(tǒng)設(shè)計[J].信息與電子工程,2010,8(3):313-317.
[6]何頌華,劉真.基于FPGA的多相濾波器設(shè)計[J].微計算機信息,2009,25(32):24-26.
[7]李玉柏,彭啟琮.軟件數(shù)字下變頻的實現(xiàn)與算法分析[J].通信學報,2000,21(10):44-49.
[8]呂幼新,鄭立崗,王麗華.基于多相濾波的寬帶數(shù)字化接收機技術(shù)[J].電子科技大學學報,2003,32(2):133-136.
[9]何頌華,劉真.基于FPGA的多相濾波器設(shè)計[J].微計算機信息,2009,25(32):24-26.
[10]張玉良,吳偉陵,田寶玉.寬帶數(shù)字下變頻器的一種新的實現(xiàn)結(jié)構(gòu)[J].電路與系統(tǒng)學報,2003,8(4):95-99.
[11]陶俊,劉兵.MBR基站寬帶接收機設(shè)計分析[J].無線電工程,2013,43(10):4-7.
[12]譚飛,姚遠程,楊春,等.帶通采樣在數(shù)字多通道中頻接收機中的應(yīng)用[J].通信技術(shù),2010,43(4):1-3.
[13]解靜.基于數(shù)字濾波器組的寬帶數(shù)字陣列干擾技術(shù)[J].無線電通信技術(shù),2014,40(5):6-8.
[14]顧明超,李倩.寬帶數(shù)字下變頻器的FPGA實現(xiàn)[J].無線電通信技術(shù),2014,40(5):69-72.
[15]宋廣怡.超寬帶高速數(shù)據(jù)傳輸技術(shù)研究[J].無線電工程,2014,44(5):23-25.
[16]余志堅,仇佩亮.一種基于軟件無線電的GMSK信號相干解調(diào)方式[J].無線電通信技術(shù),2003,29(3):48-49.
劉二平男,(1977—),工程師。主要研究方向:自動化技術(shù)、信號與信息處理。
劉曉杰男,(1983—),工程師。主要研究方向:航天測控技術(shù)、信號與信息處理。
AnEfficientDigitalDownConverterBasedonPoly-phaseFilter
LIUEr-ping1,LIUXiao-jie2
(1.AviationMilitary Representative Office of PLA Navy Stationed in Baoding Region,Baoding Hebei 071000,China;(2.The 54th Research Institute of CETC,Shijiazhuang Hebei 050081,China)
RequirementofSpaceTT&Csystemonanti-interferenceabilityandprecisionkeepsraising.Signalbandwidthhasevolvedfromtensofmegahertztohundredsofmegahertzorhigher.Inthiscase,traditionaldigitaldownconversionisnolongerfeasible.Thispaperanalyzesadigitalfrequencydownconversionbasedonpoly-phasefilteringstructure.FPGAimplementationverifiedthatitisfeasibletocompletehighspeeddatastreamconversionatlowfrequency.Finally,comparisonofFPGAresourceconsumptionprovedthatthemethodproposedinthispaperissuperiortothetraditionalfrequencyconversionmethod.
digitaldownconversion;poly-phasefilter;spaceTT&C
10.3969/j.issn.1003-3106.2016.08.06
2016-05-16
國家部委基金資助項目。
TN81A
1003-3106(2016)08-0023-04
引用格式:劉二平,劉曉杰.基于多相濾波的高效數(shù)字下變頻設(shè)計[J].無線電工程,2016,46(8):23-26,64.