李超然

(韓山師范學(xué)院 計算機與信息工程學(xué)院，廣東 潮州 521041)

?

鎖相環(huán)電路的環(huán)路濾波器特性的仿真研究

李超然

(韓山師范學(xué)院 計算機與信息工程學(xué)院，廣東 潮州 521041)

文章的主要目的是研究設(shè)計鎖相環(huán)中的環(huán)路濾波器,環(huán)路濾波器是鎖相環(huán)的一個基本組成部分，對鎖相環(huán)電路起著至關(guān)重要的作用。為了便于觀察所設(shè)計的環(huán)路濾波器的性能，文章使用仿真軟件對環(huán)路濾波器進(jìn)行模擬與分析，以此來研究環(huán)路濾波器在鎖相環(huán)電路中的功能和作用，并對鎖相環(huán)領(lǐng)域未來研究的方向提供一些建議。

環(huán)路濾波器；鎖相環(huán)；電路模擬與分析

眾所周知，鎖相環(huán)是一種反饋控制系統(tǒng)，用以控制振蕩器恒定增益的相位角，同時輸入系統(tǒng)頻率的參考信號[1]。鎖相環(huán)電路當(dāng)前主要應(yīng)用于同步信號系統(tǒng)，比如比特同步系統(tǒng)和符號同步系統(tǒng)。鎖相環(huán)電路的通信信號通常穩(wěn)定在一個特定的頻率，從而使信號的頻率可以被“鎖定”到一個恒定值，即為一個恒定的相位角[2]。一個常規(guī)的鎖相環(huán)模型如圖1所示。由于鎖相環(huán)也可以包含函數(shù)發(fā)生器和分頻器等功能部件，因此也可以應(yīng)用在信號的調(diào)制與解調(diào)。

圖1　鎖相環(huán)模型框圖

圖1展示了鎖相環(huán)電路的結(jié)構(gòu)組成，輸入信號的相位通過鑒相器、環(huán)路濾波器以及壓控振蕩器后，可以輸出具有穩(wěn)定相位的信號。鎖相環(huán)電路在實驗中也經(jīng)常得以應(yīng)用，尤其在穩(wěn)壓電路中，鎖相環(huán)可以固定系統(tǒng)的增益，實現(xiàn)穩(wěn)壓的效果[3]。

鎖相環(huán)由于其穩(wěn)壓特性，可以被廣泛應(yīng)用于模擬電路和數(shù)字電路中。構(gòu)成鎖相環(huán)的四個基本功能部件分別為：1.鑒相器2.環(huán)路濾波器3.壓控制振蕩器4.反饋路徑。本文只針對環(huán)路濾波器的鎖相環(huán)電路進(jìn)行分析與研究，其它三個功能器暫不展開討論。

1　環(huán)路濾波器的設(shè)計

環(huán)路濾波器是鎖相環(huán)電路中的一個低通濾波器，電路中的高頻成分通過環(huán)路濾波器后將被過濾掉。如果沒有環(huán)路濾波器的存在，那么高頻分量將會流進(jìn)電壓控制振蕩器(VCO)，從而影響VCO對整個系統(tǒng)電壓的控制和輸出，導(dǎo)致鎖相環(huán)電路的振蕩，因此，環(huán)路濾波器對保持鎖相環(huán)電路的穩(wěn)定運行非常重要。由于環(huán)路濾波器的主要目的是保證電路的穩(wěn)定性，消除電路中多余的高頻信號成分，避免不需要的高頻分量流入電壓控制振蕩器，因此，環(huán)路濾波器也稱為低通濾波器。環(huán)路濾波器的第二個功能是控制鑒相器中輸出頻率的能量，并將其作為電壓控制振蕩器的輸入電壓[4]。

雖然環(huán)路濾波器有上述重要功能，在實際應(yīng)用中也會遇到一些問題。由于系統(tǒng)帶寬的不斷增加，環(huán)路濾波器的負(fù)荷會逐漸加大，導(dǎo)致其保持整個電路穩(wěn)定性能下降，具體表現(xiàn)在：由于環(huán)路濾波器的運行速度的逐漸減慢，導(dǎo)致系統(tǒng)恢復(fù)穩(wěn)定的時間會逐步增加。因此，在實際設(shè)計鎖相環(huán)電路中，必須在系統(tǒng)運行速度和系統(tǒng)穩(wěn)定性之間找到一個關(guān)鍵的平衡點。針對上述問題設(shè)計出的環(huán)路濾波器稱為超前-滯后濾波器，其簡易電路如圖2所示：

圖2　超前-滯后濾波器簡易電路圖

圖2所示是此類濾波器的二階形式，稱為二階環(huán)路濾波器，由于其電路構(gòu)成是電阻和電容的串并聯(lián)形式，該濾波器也被稱為RC低通濾波器。此類濾波器通過在電路中加入電容，以此來提高系統(tǒng)運行速度，同時這種濾波器通過電阻和電容的串并聯(lián)形式，實現(xiàn)電路的降壓和分流，從而減輕環(huán)路濾波器的工作負(fù)荷，提高電路的穩(wěn)定性，使環(huán)路濾波器的使用壽命得以延長。該濾波器的傳遞函數(shù)如下[5]：

(1)

式(1)中的s為拉普拉斯變換中的變量，在傅里葉變換中，s可由“jw”代替。從式(1)的傳遞函數(shù)中可以看出該系統(tǒng)有一個極點和一個零點，分別如下：

極點:

(2)

零點:

(3)

從式(2)和式(3)可以看出，此類濾波器的二階形式只有一個極點和一個零點，因此該系統(tǒng)較為穩(wěn)定，不容易出現(xiàn)系統(tǒng)的振蕩[6]。然而，隨著該類濾波器階數(shù)的增加，其結(jié)構(gòu)復(fù)雜度也逐漸增加，系統(tǒng)的穩(wěn)定性逐漸降低。該濾波器的高階形式通常結(jié)構(gòu)復(fù)雜，其傳遞函數(shù)是由多個二階因式組合而成。為了確保高階濾波器的穩(wěn)定性，需要將高階濾波器分解成若干個二階濾波器。因此，設(shè)計高階濾波器的基本原理就是將高階傳遞函數(shù)逐步分解成多個二階因式，從而得出基本二階電路的組成形式，再將所有二階電路進(jìn)行串聯(lián)即可得到高階濾波器。高階濾波器能提供更大的滾降率，對于高頻信號的過濾效果更加顯著[7]。

2　二階環(huán)路濾波器的模擬仿真

為了更好研究超前-滯后濾波器的性能，借助系統(tǒng)仿真軟件Topspice，對環(huán)路濾波器進(jìn)行模擬仿真，將設(shè)計出的二階環(huán)路濾波器搭載于鎖相環(huán)電路中，觀察電路具體表現(xiàn)從而分析出環(huán)路濾波器在電路中的功能和作用。仿真所用電路圖如圖3所示[8]：

圖3　仿真電路圖

在仿真電路中，環(huán)路濾波器部分為圖4所示：

圖4　環(huán)路濾波器仿真電路

如圖4所示，環(huán)路濾波器的電路設(shè)計中有個支路是濾出的雜波部分(ERROR)，該支路接入鎖相環(huán)電路后，通過仿真可以展示電路濾波后雜波電壓的變化，從而可以觀察電路的濾波效果。同時，應(yīng)確保電路可以成功地過濾掉高頻成分，并提供壓控振蕩器的控制電壓。這也表明壓控振蕩器乃至整個鎖相環(huán)電路的性能在很大程度上取決于環(huán)路濾波器[9]。為了顯示環(huán)路濾波器的作用，將仿真電路分為了兩組：一組是加入環(huán)路濾波器的電路，另一組是未加入環(huán)路濾波器的電路。同時，將電路的雜波部分(圖4中的“ERROR”支路)接入電路進(jìn)行仿真，仿真結(jié)果如圖5和圖6所示：

圖5和圖6描繪了電路的雜波電壓(V(ERROR))隨著時間(TIME)的變化趨勢，從圖5可以看出，當(dāng)鎖相環(huán)電路中加入所設(shè)計的環(huán)路濾波器后，由于環(huán)路濾波器很好地過濾了電路中的高頻雜波，較未加入環(huán)路濾波器的電路而言，雜波電壓較小，其電壓變化區(qū)間為(0.8～1.4 v)，且基本穩(wěn)定在1.0 v左右；而從圖6可以看出，由于電路中沒有加入環(huán)路濾波器，電路仿真運行后，其雜波電壓振蕩頻繁,從圖6中可以看出其電壓變化區(qū)間為(0.4～2.0 v),說明整個電路的雜波電壓變化較大，電路運行較不穩(wěn)定。因此，未加入環(huán)路濾波器的仿真結(jié)果明顯不如加入環(huán)路濾波器的仿真結(jié)果。

從仿真結(jié)果中也可以看出，在加入環(huán)路濾波器后，電路中的雜波電壓依然無法趨于恒定值，因此鎖相環(huán)的相位角并未達(dá)到一個穩(wěn)定值。在實踐應(yīng)用中，為了電路循環(huán)使用的需要，也必須變換相位角。當(dāng)環(huán)路濾波器具有較高的截止頻率，調(diào)諧電壓會迅速改變，從而導(dǎo)致相位角不會穩(wěn)定在一個恒定的角度。因此在設(shè)計過程中，應(yīng)當(dāng)關(guān)注過高的截止頻率，避免其通過環(huán)路濾波器流向電壓振蕩器。即當(dāng)設(shè)計一個環(huán)路濾波器時，應(yīng)當(dāng)確保所有不需要的頻率都被環(huán)路濾波器過濾掉[10]。

文章介紹了鎖相環(huán)電路中環(huán)路濾波器的功能和應(yīng)用，研究了環(huán)路濾波器的基本原理，指出了環(huán)路濾波器設(shè)計的關(guān)鍵因素是要維持“提高系統(tǒng)速度”和“保持系統(tǒng)穩(wěn)定性”兩者之間的平衡，并研究設(shè)計出基于以上原理的階次環(huán)路濾波器，同時通過電路的模擬仿真展示了所設(shè)計的環(huán)路濾波器對鎖相環(huán)電路良好的濾波效果。鎖相環(huán)電路未來的研究方向應(yīng)著重于如何提高轉(zhuǎn)化頻率的效率。同時，研究設(shè)計更高效的高階環(huán)路濾波器以及高頻雜波的回收利用問題也會是今后鎖相環(huán)電路領(lǐng)域工作的方向。

[1]Zahir M Hussain, Saleh R, Al-Araji,etal. Digital phase lock loops: Architectures and Applications[M]. Dordrecht: Springer, 2006.

[2]William F, Egan. Phase-Lock Basics[M]. New York: Wiley, 1998.

[3]Zhang Juesheng, Zheng Jiyu, Wan Xinping. Phase lock technique. 1994.

[4]Roberto Pelliconi, David Iezzi, Andrea Baroni,etal. Power Efficient Charge Pump in Deep Submicron Standard CMOS Technology[J]. IEEE Journal of Solid-State Circuits, 2003.

[5]Ye Sheng, Jansson L, Galton I. A multiple-crystal interface PLL with VCO realignment to reduce phase noise[J]. IEEE Journal of Solid-State Circuits, 2002.

[6]Stensby, John L. Phase-locked Loops: Theory and Applications[J]. Boca Raton: CRC, 1997.

[7]Fouzar Y, Sawan M. A New Full Integrated CMOS Phase-Locked Loop with Low Jitter and Fast Lock Time[J]. IEEE International Symposium on Circuits Systems, May 28-31, 2000.

[8]Best, Roland E. Phase-locked Loops: Design, Simulation, and Applications[C]. New York: McGraw Hill, 1997.

[9]Bianchi, Giovanni. Phase-locked Loop Synthesizer Simulation[C]. New York: McGraw-Hill, 2005.

[10]Dean Banerjee. PLL Performance, Simulation, and Design[M]. National Semiconductor 1998.

責(zé)任編輯王菊平

Research and design of loop filter based on Phase Locked Circuit

LI Chao-ran

(College of Computer and Information Engineering, Hanshan Normal University, Chaozhou 521041, Guangdong, China)

Phase Locked Circuit (PLL) is a feedback circuit to make the internal clock synchronous with external clock in phases. In a computer data collection system, PLL is a very useful synchronous technology, because PLL enables different data collection boards to share one sample clock. The main purpose of this paper is to analyze the design of a loop filter in a PLL model. The loop filter, one of the fundamental parts in PLL, is important for its function and performance. To observe the performance of the designed loop filter in PLL, a simulation software is applied for simulation and analysis. Application of PLL is also introduced in this paper, and some suggestions for future research of PLL are also provided.

loop filter; phase locked loop; circuit simulation and analysis

TP331;TN713

A

1003-8078(2016)03-0080-04

2015-10-28

10.3969/j.issn.1003-8078.2016.03.20

李超然，男，廣東潮州人，助教，碩士，主要研究方向為計算機硬件理論、傳感器的研究與開發(fā)。