王鎮(zhèn)道　阮忠周

摘 要：Sigma-Delta調(diào)制器是小數(shù)分頻鎖相環(huán)（Phase Locked Loop， PLL）中的關(guān)鍵模塊，其噪聲整形效果直接影響PLL的輸出雜散、頻率精度等性能.已有調(diào)制器均不能同時(shí)解決輸出序列周期短、輸出小數(shù)值無(wú)法覆蓋0到1以及輸出存在誤差問(wèn)題.針對(duì)這些問(wèn)題，提出了一種新型的、基于前饋網(wǎng)絡(luò)的素?cái)?shù)調(diào)制器結(jié)構(gòu)，使調(diào)制器的輸出序列周期在任何輸入值和初始值下都能達(dá)到M3，比傳統(tǒng)調(diào)制器增大約M2/2倍，解決了已有調(diào)制器的輸出序列周期短的問(wèn)題，其中M為比2n0小的最大素?cái)?shù)，n0為調(diào)制器中加法器的位數(shù).提出的調(diào)制器還保證了輸出小數(shù)值能夠覆蓋0～1、輸出無(wú)誤差.仿真結(jié)果表明，得益于輸出序列周期更長(zhǎng)，提出的調(diào)制器比已有的調(diào)制器更能有效去除輸出量化噪聲功率譜中的毛刺，噪聲整形性能更接近理想調(diào)制器.

關(guān)鍵詞：Sigma-Delta調(diào)制器；量化噪聲；功率譜；前饋網(wǎng)絡(luò)；素?cái)?shù)

中圖分類號(hào)：TN74 文獻(xiàn)標(biāo)識(shí)碼：A

Abstract：As the key module of fractional-N PLL（Phase Locked Loop）， the Sigma-Delta modulator can significantly improve the performance of the fractional-N PLL by the way of noise shaping. However， when it comes to the three most important specifications： the output sequence cycle， the range and the error， the now existing modulators cannot improve them at the same time. As a contrast， the proposed novel Sigma-Delta modulator ameliorates the aforementioned three specifications simultaneously by adding a feed forward between two adjacent stages and adjusting the modulus of adders to prime number. Regardless of the input value and initial conditions， the presented modulator guarantees a sequence length of M3， which is almost M2/2 times of that in traditional modulator， where M is the largest prime number smaller than 2n0， and n0 is the bit width of adders. The simulation results show that， compared with the existing modulators， the proposed modulator can effectively remove the spur in the output spectrum and make it more close to the ideal Sigma-Delta modulator.

Key words：Sigma-Delta modulator； quantized noise； power spectrum； feed forward； prime number

小數(shù)分頻器是鎖相環(huán)（Phase Locked Loop， PLL）頻率綜合器中的關(guān)鍵模塊[1]，它解決了整數(shù)分頻PLL中輸出頻率精度受限于輸入?yún)⒖碱l率的問(wèn)題[2].傳統(tǒng)的小數(shù)分頻器是基于數(shù)字累加器，小數(shù)分頻值α直接決定了累加器的輸出y[n]的周期，使PLL的輸出功率譜在距離中心頻率α·fref處產(chǎn)生小數(shù)雜散，其中fref為PLL的輸入?yún)⒖碱l率[2].Sigma-Delta調(diào)制器憑借著優(yōu)秀的噪聲整形性能解決了小數(shù)雜散問(wèn)題，被廣泛地應(yīng)用于小數(shù)分頻PLL中[3-5].

然而，傳統(tǒng)的Sigma-Delta調(diào)制器在某些特定輸入下輸出序列周期仍然很短，使調(diào)制器的輸出量化噪聲功率譜存在嚴(yán)重的毛刺，影響PLL輸出雜散.通過(guò)對(duì)調(diào)制器的輸入施加抖動(dòng)可以有效地打亂調(diào)制器的輸出序列，達(dá)到延長(zhǎng)序列周期的效果[6-7].然而，在施加抖動(dòng)的同時(shí)也引入了抖動(dòng)噪聲，拉高了調(diào)制器的輸出噪底.針對(duì)這個(gè)問(wèn)題，文獻(xiàn)[8]在高階調(diào)制器中添加額外的延遲單元，并對(duì)抖動(dòng)噪聲施加二階高通濾波器，從而降低了低頻處量化噪聲的噪底，但該結(jié)構(gòu)使原本為高通的量化噪聲傳輸函數(shù)變成了帶通[8].文獻(xiàn)[9]對(duì)多級(jí)調(diào)制器中第一階調(diào)制器設(shè)定奇數(shù)初始值來(lái)延長(zhǎng)序列周期，但這種方式并不能顯著地增長(zhǎng)序列周期，并且即使調(diào)制器的階數(shù)增加，序列周期長(zhǎng)度仍然不變.文獻(xiàn)[10]通過(guò)設(shè)定調(diào)制器中加法器的模值為素?cái)?shù)，保證了調(diào)制器在任何輸入下的序列周期均能達(dá)到該素?cái)?shù)值，同樣地，這種結(jié)構(gòu)中僅第一階調(diào)制器起到了延長(zhǎng)序列周期的效果，第二階及以上的調(diào)制器對(duì)輸出序列周期無(wú)任何貢獻(xiàn).文獻(xiàn)[11-12]在傳統(tǒng)的一階調(diào)制器上施加了額外的反饋，使輸出序列周期隨著調(diào)制器階數(shù)的增加呈指數(shù)增長(zhǎng)，但該結(jié)構(gòu)的輸出小數(shù)范圍無(wú)法覆蓋0～1，導(dǎo)致PLL的輸出頻率存在死區(qū)，此外，該結(jié)構(gòu)的輸出與設(shè)定值之間存在誤差，引起PLL輸出的頻率偏差.文獻(xiàn)[13]在多級(jí)調(diào)制器之間施加額外的前饋電路，較大程度上增長(zhǎng)了輸出序列周期，然而，當(dāng)調(diào)制器輸入為某些特定的數(shù)時(shí)，第一階調(diào)制器輸出序列周期很短，影響了整體的輸出序列周期.

針對(duì)已有的Sigma-Delta調(diào)制器存在的這些問(wèn)題，本文提出了一種改進(jìn)的調(diào)制器結(jié)構(gòu)，通過(guò)設(shè)定每一階調(diào)制器中加法器的模值為素?cái)?shù)，并在相鄰階數(shù)調(diào)制器之間施加前饋電路，不僅保證了輸出小數(shù)范圍能覆蓋0～1，輸出不存在誤差，而且使調(diào)制器輸出序列周期達(dá)到M3，比傳統(tǒng)結(jié)構(gòu)增大了約M2/2，其中M為比2n0小的最大素?cái)?shù)，n0為調(diào)制器中加法器的位數(shù).仿真結(jié)果表明，提出的調(diào)制器結(jié)構(gòu)能更有效地消除量化噪聲功率譜上的毛刺，噪聲整形性能更接近理想調(diào)制器.

1 調(diào)制器結(jié)構(gòu)

本文提出的調(diào)制器結(jié)構(gòu)和HK-MASH都能保證輸出序列周期在任意輸入和初始值下均達(dá)到M3.

綜上所述，在輸出序列周期長(zhǎng)度方面，只有本文提出的結(jié)構(gòu)和HK-MASH才能保證在任何輸入和初始值下均達(dá)到一個(gè)穩(wěn)定的、足夠長(zhǎng)的數(shù)值.而其他調(diào)制器在某些特定輸入時(shí)存在輸出序列太短問(wèn)題.但HK-MASH的輸出小數(shù)范圍無(wú)法覆蓋0～1，且輸出誤差隨著輸入的增大而增大，而本文提出的調(diào)制器結(jié)構(gòu)均不存在這些問(wèn)題.

3 調(diào)制器的性能仿真

Sigma-Delta調(diào)制器應(yīng)用于小數(shù)分頻器時(shí)，在特定的帶寬內(nèi)，量化噪聲總功率為定值.輸出序列周期長(zhǎng)度越大，量化噪聲功率分布越廣泛，輸出量化功率譜也越平滑.輸出序列周期達(dá)到一定數(shù)值時(shí)，才能有效地消除量化噪聲功率譜上的毛刺.

圖3是已有調(diào)制器和本文提出的調(diào)制器的輸出功率譜，這些功率譜都是在加法器為9位，輸入值為256的情況下得到的.圖中的虛線為理想情況下的輸出量化噪聲功率譜，是通過(guò)把量化噪聲建模成理想白噪聲后，再乘上噪聲傳輸函數(shù)得到的.

從圖3中可以看出，在傳統(tǒng)結(jié)構(gòu)中，倘若不采取任何措施，量化噪聲功率譜只有兩個(gè)毛刺，在設(shè)定初始值為奇數(shù)后，噪聲功率譜得到了較大的改善.同樣地，設(shè)置調(diào)制器的模值為素?cái)?shù)也在一定程度上改善了噪聲功率譜密度的毛刺問(wèn)題.然而由于采用這兩種方法時(shí)，輸出序列周期仍然較小，無(wú)法有效平滑量化噪聲功率譜.施加抖動(dòng)可有效地解決功率譜上毛刺的問(wèn)題，但同時(shí)也使噪底大大增大.盡管對(duì)抖動(dòng)進(jìn)行一階高通整形后，可使噪底降低，但與理想的噪聲功率譜仍然相差較遠(yuǎn).與前面所述的幾種方法相比，JS-MASH結(jié)構(gòu)的調(diào)制器在很大程度上減小了功率譜上毛刺的大小，但由于輸入值是加法器模值的一半，第一階調(diào)制器的輸出序列周期長(zhǎng)度僅為2，最終導(dǎo)致JS-MASH的輸出序列周期長(zhǎng)度僅達(dá)到524 288，仍然無(wú)法有效地平滑量化噪聲功率譜.而本文提出的結(jié)構(gòu)和HK-MASH的輸出序列長(zhǎng)度都達(dá)到了131 872 229，遠(yuǎn)大于JS-MASH結(jié)構(gòu)及其他結(jié)構(gòu)的輸出序列周期長(zhǎng)度.從圖3（e）和（f）中可以看出，本文提出的結(jié)構(gòu)和HK-MASH都能有效地消除毛刺，達(dá)到平滑噪聲功率譜的效果，并且二者的效果相當(dāng)，性能接近理想調(diào)制器.然而HK-MASH的輸出小數(shù)范圍無(wú)法覆蓋0～1，且存在輸出誤差問(wèn)題，而本文的結(jié)構(gòu)中均不存在這些問(wèn)題.

4 結(jié) 論

針對(duì)已有調(diào)制器無(wú)法同時(shí)解決輸出序列周期短、輸出存在誤差、輸出小數(shù)覆蓋范圍小的問(wèn)題，提出了一種新型的調(diào)制器結(jié)構(gòu)，該結(jié)構(gòu)采用了素?cái)?shù)作為加法器的模，并在相鄰階數(shù)調(diào)制器之間增加了前饋網(wǎng)絡(luò)，保證了調(diào)制器輸出小數(shù)范圍能夠覆蓋0～1，且輸出值與設(shè)定的小數(shù)值完全一致，不存在誤差.文中還建立了調(diào)制器的數(shù)學(xué)模型，證明了該調(diào)制器在任何輸入值和任何初始值下的輸出序列周期長(zhǎng)度都能達(dá)到了M3，克服了已有結(jié)構(gòu)輸出序列周期短的問(wèn)題，其中M為比2n0小的最大素?cái)?shù)，n0為調(diào)制器中加法器的位數(shù).仿真結(jié)果表明，得益于輸出序列周期更長(zhǎng)，提出的調(diào)制器比已有的調(diào)制器更能有效地去除Sigma-Delta調(diào)制器輸出量化噪聲功率譜中的毛刺，噪聲整形效果更接近理想調(diào)制器.

參考文獻(xiàn)

[1] 晏敏， 徐歡， 喬樹山， 等.小數(shù)分頻頻率合成器中Σ-Δ調(diào)制器設(shè)計(jì)與實(shí)現(xiàn) [J]. 湖南大學(xué)學(xué)報(bào)：自然科學(xué)版， 2014， 41（10）： 91-95.

YAN Min， XU Huan， QIAO Shu-shan， et al. Design and implementation of Σ-Δ modulator in fractional-N frequency synthesizer [J]. Journal of Hunan University： Natural Sciences， 2014， 41（10）： 91-95.（In Chinese）

[2] PIN-EN S， PAMARTI S. Fractional-N phase-locked-loop-based frequency synthesis： a tutorial [J]. IEEE Transactions on Circuits and Systems II： Express Briefs， 2009， 56（12）： 881-885.

[3] VENERUS C， GALTON I. Delta-Sigma FDC based fractional-N PLLS [J]. IEEE Transactions on Circuits and Systems I： Regular Papers， 2013， 60（5）： 1274-1285.

[4] KENNEDY M P， HONGJIA M， FITZGIBBON B， et al. 0.3-4.3 GHz Frequency-accurate fractional-N frequency synthesizer with integrated VCO and nested mixed-radix digital Δ-Σ modulator-based divider controller [J]. IEEE Journal of Solid-State Circuits， 2014， 49（7）： 1595-1605.

[5] JAEWOOK S， HYUNCHOL S. A 1.9-3.8 GHz ΔΣ fractional-N PLL frequency synthesizer with fast auto-calibration of loop bandwidth and VCO frequency [J]. IEEE Journal of Solid-State Circuits， 2012， 47（3）： 665-675.

[6] GONZALEZ-DIAZ V R， GARCIA-ANDRADE M A， FLORES-VERDAD G E， et al. Efficient dithering in MASH Sigma-Delta modulators for fractional frequency synthesizers [J]. IEEE Transactions on Circuits and Systems I： Regular Papers， 2010， 57（9）： 2394-2403.

[7] KENNEDY M P， FITZGIBBON B， DOBMEIER K. Spurious tones in digital delta sigma modulators with pseudorandom dither [C]// Proceedings of IEEE International Symposium on the Circuits and Systems（ISCAS）.Beijing： IEEE，2013：2747-2750.

[8] FITZGIBBON B， PAMARTI S， KENNEDY M P. A spur-free MASH DDSM with high-order filtered dither [J]. IEEE Transactions on Circuits and Systems II： Express Briefs， 2011， 58（9）： 585-589.

[9] BORKOWSKI M J， RILEY T A D， HAKKINEN J， et al. A practical Σ-Δ modulator design method based on periodical behavior analysis [J]. IEEE Transactions on Circuits and Systems II： Express Briefs， 2005， 52（10）： 626-630.

[10]HOSSEINI K， KENNEDY M P. Mathematical analysis of a prime modulus quantizer MASH digital Delta-Sigma modulator [J]. IEEE Transactions on Circuits and Systems II： Express Briefs， 2007， 54（12）： 1105-1109.

[11]HOSSEINI K， KENNEDY M P. Maximum sequence length MASH digital Delta-Sigma modulators [J]. IEEE Transactions on Circuits and Systems I： Regular Papers， 2007， 54（12）： 2628-2638.

[12]HOSSEINI K， KENNEDY M P. Architectures for maximum-sequence-length digital Delta-Sigma modulators [J]. IEEE Transactions on Circuits and Systems II： Express Briefs， 2008， 55（11）： 1104-1108.

[13]JINOOK S， IN-CHEOL P. Spur-free MASH Delta-Sigma modulation [J]. IEEE Transactions on Circuits and Systems I： Regular Papers， 2010， 57（9）： 2426-2437.

[14]CHIA-YU Y， CHIH-CHUN H. Hardware simplification to the delta path in a MASH 111 Delta-Sigma modulator [J]. IEEE Transactions on Circuits and Systems II： Express Briefs， 2009， 56（4）： 270-274.