劉學(xué)勤，董安平

?

硅的深度反應(yīng)離子刻蝕切割可行性研究

劉學(xué)勤，董安平

（上海交通大學(xué)材料科學(xué)與工程學(xué)院，上海 200030）

評(píng)估了使用深反應(yīng)離子刻蝕工藝來(lái)進(jìn)行晶圓的切割，用于替代傳統(tǒng)的刀片機(jī)械切割方式。結(jié)果表明，使用深反應(yīng)離子刻蝕工藝，晶圓劃片道內(nèi)的硅通過等離子化學(xué)反應(yīng)生成氣態(tài)副產(chǎn)物被去除，從而避免了芯片側(cè)面的機(jī)械損傷。切割后整個(gè)晶圓沒有出現(xiàn)顆粒沾污，芯片邊緣沒有崩角以及開裂等損傷。該工藝還可以適用于更窄的劃片道切割要求。

深反應(yīng)離子刻蝕；刀片機(jī)械切割；崩角；開裂

1　引言

半導(dǎo)體行業(yè)一直使用刀片機(jī)械切割晶圓的方式，將芯片分離成單獨(dú)的顆粒，這是目前業(yè)界的主流工藝。刀片切割過程中會(huì)產(chǎn)生碎屑，芯片側(cè)壁受機(jī)械損傷會(huì)出現(xiàn)崩角以及開裂，影響到芯片的有效區(qū)域，造成電性能失效。硅的裂紋會(huì)出現(xiàn)延伸或傳播，影響芯片的可靠性以及使用壽命。伴隨著半導(dǎo)體工業(yè)的發(fā)展，晶圓劃片道寬度越來(lái)越窄。通常劃片道寬度在60 μm以下時(shí)，刀片機(jī)械切割將出現(xiàn)工藝瓶頸，主要受限于刀片本身寬度。

腐蝕技術(shù)分為干法腐蝕和濕法腐蝕。腐蝕具有各向同性腐蝕與各向異性腐蝕之分，還有選擇性腐蝕與非選擇性腐蝕之分。

濕法腐蝕（Wet etching）工藝技術(shù)是化合物半導(dǎo)體器件制作中一種重要的工藝技術(shù)；它是在具有高選擇比掩蔽膜的保護(hù)下對(duì)介質(zhì)膜或半導(dǎo)體材料進(jìn)行腐蝕而得到所需圖案的一種技術(shù)。濕法腐蝕是一種化學(xué)腐蝕方法，主要針對(duì)InP、GaAs基化合物半導(dǎo)體材料及SiO2的腐蝕。

圖1　刻蝕的水平方向和垂直方向長(zhǎng)度一樣

從圖1可以看出，濕法腐蝕各向同性，其腐蝕偏差較大，腐蝕圖形不可控，無(wú)法滿足半導(dǎo)體芯片切割的要求。在濕法腐蝕中,抗蝕劑與襯底交界面有腐蝕劑滲入的問題。為了抑制腐蝕液的滲入，顯影后需要烙烘進(jìn)行堅(jiān)膜，由此常常引起抗蝕劑圖形的變形，不利于微細(xì)加工［1］。

干法刻蝕（Dry etching）是在真空狀態(tài)下通入一定量的反應(yīng)氣體，在射頻電場(chǎng)作用下輝光放電，形成等離子體。等離子體中含有離子、電子及游離基等，可與被刻蝕晶圓表面的原子發(fā)生化學(xué)反應(yīng)，形成揮發(fā)性物質(zhì)，達(dá)到刻蝕樣品表層的目的。同時(shí)，高能離子在一定的工作壓力下，射向樣品表面，進(jìn)行物理轟擊和刻蝕，使得反應(yīng)離子刻蝕具有很好的各向異性，從而得到所需要的器件外形結(jié)構(gòu)［2］。

圖2　刻蝕的水平方向小于垂直方向

從圖2可以看出，干法刻蝕由于各向異性，腐蝕偏差小，腐蝕圖形可控，精度高,公害少,工藝清潔度高，對(duì)環(huán)境污染小。因此，在半導(dǎo)體制造中，干法刻蝕越來(lái)越成為用來(lái)去除表面材料的主要刻蝕方法。

干法刻蝕的各向異性可以實(shí)現(xiàn)細(xì)微圖形的加工，滿足越來(lái)越小的尺寸要求，已取代濕法刻蝕成為最主要的刻蝕方式［3］。

目前干法刻蝕技術(shù)有離子刻蝕（Ion etching）、等離子刻蝕（Plasma etching）、反應(yīng)離子刻蝕（Reactive ion etching）、深度反應(yīng)離子刻蝕 （Deep reactive ion etching，DRIE）幾種類型，這幾種刻蝕方法適用于不同的被刻蝕材料。其中，深反應(yīng)離子刻蝕主要應(yīng)用在去除硅的場(chǎng)合，在刻蝕SiO2時(shí)，DRIE的刻蝕速度更快。其刻蝕剖面各向異性，即刻蝕只在垂直于晶圓表面的方向進(jìn)行，只有很少的橫向刻蝕，可以獲得90°±1°垂直度的側(cè)壁，用于創(chuàng)建深溝或高縱深比結(jié)構(gòu)。其刻蝕的各向異性可以實(shí)現(xiàn)細(xì)小圖形的轉(zhuǎn)換，滿足較小尺寸的要求。

深反應(yīng)離子刻蝕因其具有較高的刻蝕速率、良好的方向性和選擇性而在各種各樣的硅基微系統(tǒng)制造中得到大量的應(yīng)用，不但廣泛地應(yīng)用在微電子領(lǐng)域，而且是集成光學(xué)器件及微光機(jī)電器件加工的重要手段［4，7］。

2　深度反應(yīng)離子刻蝕的基本原理

深度反應(yīng)離子刻蝕也叫高密度等離子刻蝕或感應(yīng)耦合等離子刻蝕（ICP,Inductively Coupled Plasma），是一種采用化學(xué)反應(yīng)和物理離子轟擊去除晶圓表面材料的技術(shù)［5］。它將等離子的產(chǎn)生和自偏壓的產(chǎn)生分別用兩個(gè)獨(dú)立的射頻電源進(jìn)行，有效避免了反應(yīng)離子刻蝕（RIE）中射頻功率和等離子密度之間的矛盾。為實(shí)現(xiàn)刻蝕基進(jìn)入高深寬比圖形并使刻蝕生產(chǎn)物從高深寬比圖形中出來(lái)，必須降低刻蝕系統(tǒng)的工作壓力，以增加氣體分子和離子的平均自由程。為避免因此導(dǎo)致的離子濃度變低而影響刻蝕速率，使用電感耦合等離子體產(chǎn)生高密度等離子［6］。

圖3是電感耦合等離子刻蝕設(shè)備工藝腔簡(jiǎn)圖。上電極由一個(gè)13.56 MHz的射頻電源通過匹配器接入線圈用于電離氣體產(chǎn)生高密度等離子體，下電極由一個(gè)400 kHz/13.56 MHz的射頻電源通過匹配器接入靜電吸盤，在腔內(nèi)產(chǎn)生自偏壓。

圖3　ICP刻蝕機(jī)工藝腔簡(jiǎn)圖

深度反應(yīng)離子刻蝕采用刻蝕和鈍化交替進(jìn)行的博世（BOSCH）工藝以實(shí)現(xiàn)對(duì)側(cè)壁的保護(hù)，形成近90°的垂直側(cè)壁［7～8］。原理如下。

圖4　鈍化層沉積

通入C4F8氣體電離，并發(fā)生聚合反應(yīng)在溝槽側(cè)壁以及底部沉積形成鈍化層，由于自由基是中性，不受暗區(qū)電場(chǎng)的加速，沒有方向性，所以沉積的Polymer在溝槽底部以及側(cè)壁都是均勻的。參見圖4。

通入SF6氣體電離，產(chǎn)生SxFy離子和F的活性自由基，SxFy離子在暗區(qū)電場(chǎng)作用下加速轟擊溝槽底部與側(cè)壁的鈍化層，于是鈍化層被刻蝕。參見圖5。

由于暗區(qū)電場(chǎng)的加速作用，離子在垂直方向比在水平方向的轟擊占優(yōu)，溝槽底部鈍化層比側(cè)壁鈍化層先一步被刻蝕清除，這時(shí)F的活性自由基與溝槽底部露出的硅反應(yīng)產(chǎn)生SiF4氣體被泵抽走（如圖7），實(shí)現(xiàn)對(duì)溝槽底部的刻蝕，直至側(cè)壁鈍化層也被刻蝕完畢再開始新的循環(huán)。從圖6看出，由于暗區(qū)電場(chǎng)的作用，溝槽側(cè)壁是最后被刻蝕完成的，故對(duì)側(cè)壁起到了很好的保護(hù)作用，因此，縱向刻蝕距離大于橫向刻蝕距離。

圖5　鈍化層刻蝕

圖6　溝槽刻蝕

圖7　F與硅的反應(yīng)

相關(guān)化學(xué)反應(yīng)的方程式如下：

（1）各向同性Polymer沉積

（2）各向異性硅刻蝕+各向異性轟擊

對(duì)于晶圓的切割來(lái)說(shuō)，各向異性刻蝕的刻蝕速率快，能形成高縱深比的結(jié)構(gòu)和精確的三維結(jié)構(gòu)，沒有負(fù)效應(yīng)，能通過合理改變工藝參數(shù)滿足特定應(yīng)用的顯微結(jié)構(gòu)要求，使得深度反應(yīng)離子刻蝕成為一個(gè)商業(yè)上可行的技術(shù)［9］。

3　試驗(yàn)準(zhǔn)備

晶圓在使用深度反應(yīng)離子刻蝕工藝進(jìn)行劃片的工藝流程見圖8～13。

圖8　Bonding，把晶圓和玻璃鍵合在一起

圖9　Grinding，把晶圓背面磨薄到目標(biāo)厚度

圖10　PECVD，在晶圓背面沉積上一層SiO2

圖11　Photo Resist，在晶圓背面做光刻，使劃片槽暴露出來(lái)，其余部分被光刻膠覆蓋保護(hù)

圖12　將光刻開口中的SiO2通過干法刻蝕去除，使用SiO2做Hard Mask進(jìn)行劃片道硅刻蝕

硅刻蝕使用深反應(yīng)離子刻蝕工藝將硅刻穿，完成芯片的切割。

把晶圓背面貼上劃片膜，釋放玻璃片，從而便于后續(xù)的編帶，見圖13。

刻蝕后的晶圓如圖14所示。

干法刻蝕設(shè)備為SPP MUC21刻蝕機(jī)。該設(shè)備為ICP高密度等離子刻蝕機(jī)，刻蝕深度片內(nèi)/片間均勻性誤差≤5%，刻蝕角度90±1°。

圖13　Wafer Mount&Debonding

圖14　刻蝕后的晶圓照片

4　樣品檢驗(yàn)

4.1測(cè)量設(shè)備

測(cè)量設(shè)備為奧林巴斯光學(xué)顯微鏡和日立掃描電鏡。

4.2檢驗(yàn)結(jié)果

（1）等離子刻蝕后晶圓表面沒有任何碎屑、沾污開裂等問題，見圖15。

圖15　刻蝕后的芯片表面

（2）等離子刻蝕后晶圓劃片道內(nèi)沒有任何殘留以及沾污，刻蝕前光刻開口22±1 μm，刻蝕后劃片道開口滿足22±3 μm。見圖16。

圖16　刻蝕后的芯片切割道

（3）等離子刻蝕后取芯片做SEM，觀察芯片側(cè)壁，沒有崩角或者開裂。見圖17。

圖17　刻蝕后的芯片掃描圖

（4）樣品良品率大于98%。

5　結(jié)論

通過大量實(shí)驗(yàn)，確定深反應(yīng)離子刻蝕能用于硅片的切割；切割效果可以滿足規(guī)范要求。通過優(yōu)化工藝流程、刻蝕速率和劃片槽開口大小，可以獲得理想的切割剖面，以確保深度反應(yīng)離子切割是可以接受的。

［1］孫靜，康琳，等.反應(yīng)離子刻蝕與離子刻蝕方法的研究與比較［J］.低溫物理學(xué)報(bào)，2006，28（3）.

［2］茍君，吳志明，太惠玲，袁凱.氮化硅的反應(yīng)離子刻蝕研究［J］.電子器件，2009，32（5）.

［3］茍君，吳志明，太惠玲，袁凱.氮化硅的反應(yīng)離子刻蝕研究［J］.電子器件，2009，32（5）.

［4］葛益嫻，王鳴，戎華.硅的反應(yīng)離子刻蝕王藝參數(shù)研究［J］.南京師范大學(xué)學(xué)報(bào)（工程技術(shù)版），2006，6（3）.

［5］茍君，吳志明，太惠玲，袁凱.氮化硅的反應(yīng)離子刻蝕研究［J］.電子器件，2009，32（5）.

［6］Michael Qurirk，Julian Serda.半導(dǎo)體制造技術(shù) ［M］.喬大勇，謝建兵，馬志波.微機(jī)電系統(tǒng)制程（西北工業(yè)大學(xué)）第八講：干法刻蝕.

［7］ZHU Fuyun,ZHANG Xiaosheng,ZHANG Haixia.Formation mechanism of multi-functional black silicon based onoptimized deep reactive ion etching technique with SF6/C4F8［J］.SCIENCE CHINA Technological Sciences, 2015,58（2）：381-389.

［8］HAO Huijuan,ZHANG Yulin,LU Wenjuan.Reactive ion etching of SiO2［J］.Equipment for Electronic Products Manufacturing,2005（126）：48-51.（in Chinese）2006,12：118-125.

［9］Hooda,Manish Kumar,Wadhwa Manoj,Verma Sanjay, Nayak M M,etc.A systematic study of DRIE process for high aspect ratio microstructuring［J］.Vacuum,2010,84（9）：1142-1148.

Feasibility Study on Wafer Dicing by Silicon Deep Reactive Ion Etching

LIU Xueqin，DONG Anping
（Shanghai Jiaotong University，Material Science and Engineering institute，Shanghai 200030，China）

The paper introduces deep reactive ion etching method to replace mechanical sawing.Mechanical damage frequently occurred at the wafer sidewall can be eliminated due to the chemical reaction in the dicing saw using the method.No particles,collapses and cracks occur after dicing.

deep reactive ion etching；mechanical sawing；collapses；cracks

TN305.1

A

1681-1070（2016）09-0044-04

劉學(xué)勤（1979—），女，湖北蘄春人，2002年畢業(yè)于福建農(nóng)林大學(xué)，在江陰長(zhǎng)電先進(jìn)封裝有限公司長(zhǎng)期從事銷售工作，上海交通大學(xué)材料學(xué)院在讀工程碩士，研究方向?yàn)榘雽?dǎo)體封裝。

2016-5-30