王 棟，徐 暉，李 楠，劉虎生，孫兆林

(國防科學(xué)技術(shù)大學(xué) 電子科學(xué)與工程學(xué)院，湖南 長沙 410073)

?

高精度模數(shù)轉(zhuǎn)換器積分非線性建模與校正

王 棟，徐 暉，李 楠，劉虎生，孫兆林

(國防科學(xué)技術(shù)大學(xué) 電子科學(xué)與工程學(xué)院，湖南 長沙 410073)

積分非線性(INL)是影響ADC性能重要的參數(shù)。文中采用基于建立動態(tài)模型的方法，對高精度模數(shù)轉(zhuǎn)換器芯片AD6645的積分非線性進行建模與校正，使得AD6645的性能得到大幅提升。測試結(jié)果表明，在30 MHz帶寬范圍內(nèi)，ADC的無雜散動態(tài)范圍、信納比和有效位數(shù)等指標均得到提高。另外，此校準算法具有一定的普適性，有望適用于所有流水線ADC的校準。

積分非線性(INL)；INL建模；低頻分量LCF；INL校準

WANG Dong, XU Hui, LI Nan, LIU Husheng, SUN Zhaolin

(School of Electronic Science and Engineering, National University of Defense Technology, Changsha 410073, China)

在高精度信號采集系統(tǒng)中，ADC處在數(shù)字信號處理器輸入的關(guān)鍵位置。在實際應(yīng)用過程中，由硬件引起的錯誤或信號的失真，輸入到數(shù)字信號處理器中會使采集系統(tǒng)的性能下降，因此，需要模數(shù)轉(zhuǎn)換器(ADC)具有良好的性能指標。

模數(shù)轉(zhuǎn)換器最重要的指標就是其積分非線性(INL)。INL指標是衡量ADC實際輸出傳遞函數(shù)與理想輸出傳遞函數(shù)曲線的偏離程度[1]。INL指標過大會導(dǎo)致ADC的輸出信號出現(xiàn)失真，在頻譜中會以諧波的形式體現(xiàn)出來。如果諧波過大會使采集系統(tǒng)的性能下降。所以本文在分析了大量國內(nèi)外關(guān)于ADC的INL建模與校準研究的文獻[2～3]的基礎(chǔ)之上，對原有的算法進行簡化，主要針對ADC 輸出信號的2次、3次和4次諧波進行校準，由于4次以上的諧波將會越來越小，會隱藏在噪聲和雜波當中，因此，不會對系統(tǒng)產(chǎn)生較大的影響。

圖1 積分非線性建模和校準框圖

1 積分非線性建模

1.1 積分非線性

差分非線性(DNL)和積分非線性是ADC的重要指標，它反應(yīng)的是實際傳輸曲線和理想傳輸曲線之間的偏差。對每個ADC的輸出代碼k，INL被定義為

(1)

其中，Tk和T[k]分別是理想和實際的傳輸曲線；G和VOS是增益和偏置；Q為滿量程輸入時，ADC輸出代碼的理想寬度，即Q=(Vmax-Vmin)/2N，N為ADC的位數(shù),INL通常用最低有效位(LSB)來衡量。關(guān)于INL測量和特性,已發(fā)表了相關(guān)文獻[1，4～5]，其中正弦波直方圖方法在測試ADC的DNL/INL中應(yīng)用最廣泛[6-7]。如圖2所示，14位流水線ADC(AD6645)在輸入正弦信號為20 MHz時測量的INL序列。

1.2 積分非線性建模

如圖2所示，從芯片AD6645測量得到典型的積分非線性誤差。INL圖形由一個平滑的波形或多項式曲線和多刺的鋸齒波組成。在下面建模的過程中，INL分為兩部分組成：一個代表光滑的曲線，一個代表帶刺鋸齒波。INL[k]可以被定義為

INL[k]=INL[k]HCF+INL[k]LCF

(2)

其中，第1項是高頻碼分量組件;第2項是低頻碼分量組件。在已有的文獻中對高頻碼分量和低頻碼分量有詳細的說明[8-9]。在INL曲線中，光滑的曲線部分被稱為低頻碼分量(LCF)，帶刺的鋸齒波部分被稱為高頻碼分量(HCF)。根據(jù)文獻[10]所述，碼軸代表時間軸。因此，低頻碼分量意味著緩慢變化的代碼部分[11]。所以，INL[k]LCF組件可以用一個多項式來逼近，即可定義為

INL[k]=a0+a1x+a2x2+…+aLxL

(3)其中，aL為多項式的系數(shù)；L為多項式擬合的階數(shù)。在INL[k]HCF中又可以被分為INL[k]HCF和INL[k]Noise[11]，由于HCF要用冪級數(shù)來逼近[12]，校準復(fù)雜度高，所以本文只對INL的LCF部分進行建模與校準。

圖2 擬合前的DNL/INL序列

在用式(3)中的多項式來逼近INL[k]的過程中，hL系數(shù)的個數(shù)和多項式近似的最大階數(shù)相等，而hL與將ADC輸出代碼進行FFT后產(chǎn)生諧波相關(guān)。在實際逼近的過程中，當多項式的階數(shù)等于5時，取得了良好的效果。如圖2所示，當輸入正弦信號的頻率為20 MHz時，AD6645測得DNL/INL的序列。如圖3所示，對測得的DNL/INL序列中LCF部分用多項式進行擬合(白色線)，擬合結(jié)果良好。

圖3 擬合后的DNL/INL序列

2 積分非線性校準

基于多項式近似模型，INL可以表示為

INL[k]=a0+a1x+a2x2+…+aLxL

(4)

其中，aL為積分非線性多項式近似模型的系數(shù);擬合的最高階數(shù)可達到L階;K為AD6645輸出的代碼。

通過此系數(shù)可以對INL曲線進行計算，即積分非線性誤差可以被補償。對于這一傳遞函數(shù)TF可以通過增加一個直線項到INL(k)來校準[11,13-14]。根據(jù)重新計算它的輸出數(shù)據(jù)，逆模型可以被看作查找表(LUT)，每個輸入信號的量化值都可以找到它的校準后的量化值，即ADC校準后具有更好的性能。

在一般情況下，基于INL的ADC傳遞函數(shù)可以表示為

F(k)=k+INL(k)

(5)

其中，k為ADC的輸出代碼。

對于這種情況，令F(k)=y，其反向傳遞函數(shù)F-1(k)的多項式的階數(shù)和F(k)多項式的階數(shù)相等，即Mmax=Lmax，可以定義為

(6)

將式(5)代入式(6)可得

(7)

由于在ADC輸出信號的4次以上諧波分量可以在大多數(shù)情況下被忽視，即可以令Mmax=Lmax，在這種情況下式(7)可以表示為

b1(a1k+a2k2+a3k3+a4k4)+

b2(a1k+a2k2+a3k3+a4k4)2+

b3(a1k+a2k2+a3k3+a4k4)3+

b4(a1k+a2k2+a3k3+a4k4)4

(8)

式中系數(shù)bM可以在以下直接求逆模型的方法獲得，即將式(8)展開，根據(jù)恒等原理，可得到逆模型傳輸函數(shù)F-1(F(k))的系數(shù)求解為

(9)

3 實驗測試與驗證

3.1 測試設(shè)置和測試芯片

用1～30 MHz的頻帶范圍的正弦信號作為14位模數(shù)轉(zhuǎn)換器AD6645的輸入。設(shè)置輸入正弦信號的頻率3 MHz作為步進進行測試，其中測試ADC 的INL的方法為文中方法。ADC的INL建模和校準的方法如上所述，其采樣頻率和輸入信號頻率滿足相干采樣的條件[1，15]。

在高精度信號采集系統(tǒng)中，ADC的無雜散動態(tài)范圍(SFDR)、信納比(SINAD)和有效位數(shù)(ENOB)是重要的參數(shù)。下文針對這些參數(shù)的改善情況進行詳細說明。

3.2 SFDR性能提高

圖4 校準前

在AD6645輸入信號的功率為-1 dBFS的情況下，對校準結(jié)果進行分析。對于一個20 MHz的輸入正弦信號，該算法對AD6645的SFDR指標的改善顯示在圖4和圖5中。仿真結(jié)果表明，SFDR提高了9.8 dB，所有的諧波均被明顯抑制，而雜散波峰也被削弱到噪聲水平。

圖5 校準后

3.3 SINAD性能提高

使用該模型對AD6645進行修正，仿真結(jié)果表明，在30 MHz帶寬范圍內(nèi)，如圖6所示，本文的補償算法在30 MHz頻帶內(nèi)有比較穩(wěn)定的校準能力。如圖7所示，SINAD平均提高了0.7 dB。說明此校準算法AD6645的SINAD指標有明顯改進。

圖6 SFDR指標校準前后對比

圖7 SINAD指標校準前后對比

從圖7和圖8可以看出,所建的INL模型可以在30 MHz帶寬范圍內(nèi)對信號具有較強的補償能力。即基于動態(tài)模型的INL校準可以通過動態(tài)查找表的方式對AD6645輸出的信號進行補償。

4 結(jié)束語

本文著重對模數(shù)轉(zhuǎn)換芯片AD6645的積分非線性進行建模與校正，采用多項式對其INL進行擬合，采用基于建立動態(tài)模型的方法對ADC的積分非線性進行校正。測試結(jié)果表明，在30 MHz帶寬范圍內(nèi)，2次、3次和4次諧波均得到了較好的抑制，而高次諧波成分被噪聲淹沒?？傊?，AD6645的無雜散動態(tài)范圍、信納比、有效位數(shù)等指標均有明顯提高，從而驗證了所建模型和校準算法具有良好的的性能。

[1] Std I. IEEE standard for terminology and test methods for analog-to-digital converters[S].USA:IEEE Standard,2011.

[2] Medawar S,H Ndel P,Bj Rsell N,et al.Input dependent integral nonlinearity modeling for pipelined analog-digital converters[J]. IEEE Transactions on Instrumlentation & Measurement,2010,59(10)：2609-2620.

[3] Medawar S, Handel P, Murmann B, et al. Dynamic calibration of undersampled pipelined ADCs by frequency domain filtering[J]. IEEE Transactions on Instrumentation & Measurement,2013, 62(62):1882-1891.

[4] Rapuno S,Daponte P,Balestrieri E, et al.ADC parameters and characteristics-Part 6 in a seriesof tutorials in instrumentation and measurement[J].IEEE Transactions on Instrumentation Measurement,2005,8(5)： 44-54.

[5] Linnenbrink T E,Blair J, Rapuno S, et al.ADC testing-Part 7 in a seriesof tutorials in instrumentation and measurement[J]. IEEE Transactions on Instrumentation & Measurement,2006,9(2)：39-49.

[6] Kerzérho V, Bernard S, Azas F, et al. A novel implementation of the histogram-based technique for measurement of INL of LUT-based correction of ADC[J]. Microelectronics Journal,2013, 44(9):840-843.

[7] 伍民順,陳貴燦,張瑞智,等. 一種新的估計模數(shù)轉(zhuǎn)換器積分非線性誤差的直方圖方法[J]. 西安交通大學(xué)學(xué)報, 2009, 43(8):59-63.

[8] Analog Devices.AD6645/14位/80 -105 MSPS模數(shù)轉(zhuǎn)換器[M]. TX,USA:Analog Devices,2010.

[9] 譚子尤. 一種ADC積分非線性參數(shù)內(nèi)建自測試方案[J]. 微電子學(xué), 2014(4):550-554.

[10] Michaeli L,Michalko P,Saliga J.Unified ADC nonlinearity error model for SAR ADC[J]. Measurement,2008(41):198-204.

[11] Krzanowska H, Szoltys M. Static integral nonlinearity modeling and calibration of measured and synthetic pipeline analog-to-digital converters[J]. IEEE Transactions on Instrumentation & Measurement,2014,63(3):502-511.

[12] Medawar S, Handel P, Bjorsell N, et al. Input-dependent integral nonlinearity modeling for pipelined analog-digital converters[J]. IEEE Transactions on Instrumentation & Measurement,2011, 60(10):2609-2620.

[13] Carlos C M, María C, Cristina S, et al. Postcorrection of pipelined analog-digital converters based on input-dependent integral nonlinearity modeling[J].IEEE Transactions on Instrumentation & Measurement,2011, 60(10):3342-3350.

[14] Bj Rsell N, H Ndel P.Achievable ADC performance by postcorrection utilizing dynamic modeling of the integral nonlinearity[J].Journal on Advances in Signal Processing,2008(1):1-10.

[15] Kerzérho V, Fresnaud V, Dallet D, et al. Fast digital post-processing technique for INL correction of ADC: validation on a 12-bit folding-and-interpolating analog-to-digital converter[J]. IEEE Transactions on Instrumentation & Measurement, 2011, 60(3):768-775.

Integral Nonlinear Modeling and Post-correction of High Precision Analog-to-digital Converter

Integral nonlinearity (INL) is an important parameter affecting the performance of ADC. This article uses the method of dynamic model based on the integral nonlinearity of high precision ADC chip AD6645 for modeling and correction, significantly improving the AD6645 performance. The test results show that at a bandwidth of 30 MHz, the SFDR, SINAD, ENOB of ADC are improved. This calibration algorithm is hopefully applicable to all pipelined ADCs.

INL; INL modeling; LCF; INL calibration

2016- 02- 23

王棟(1990 - )，男，碩士研究生。研究方向：嵌入式系統(tǒng)與固態(tài)存儲技術(shù)。

10.16180/j.cnki.issn1007-7820.2016.10.021

TN911.73

A

1007-7820(2016)10-072-04