邵 剛，郎 靜，謝運祥

(1.中航工業(yè)西安航空計算技術(shù)研究所，陜西 西安 710068；2.集成電路與微系統(tǒng)設(shè)計航空科技重點實驗室，陜西，西安 710068；3.西安翔騰微電子科技有限公司，陜西 西安 710068)

一種自主離散量輸入接口芯片設(shè)計與實現(xiàn)*

邵 剛1，2，郎 靜3，謝運祥3

(1.中航工業(yè)西安航空計算技術(shù)研究所，陜西 西安 710068；2.集成電路與微系統(tǒng)設(shè)計航空科技重點實驗室，陜西，西安 710068；3.西安翔騰微電子科技有限公司，陜西 西安 710068)

傳統(tǒng)離散量信號接口電路器件由于數(shù)量多、重量大、占用板面積大、可靠性低，已無法滿足航空機載系統(tǒng)離散量采集過程的小型化、集成化、高可靠性的要求。設(shè)計了一種自主離散量輸入接口芯片，核心電路中采用端口有源泄放、SCR結(jié)構(gòu)端口防護電路和錯誤隔離等關(guān)鍵設(shè)計增強數(shù)據(jù)可信度。芯片重量和體積縮小到傳統(tǒng)電路的5‰，功耗僅為傳統(tǒng)電路的7‰，有效解決了航空機載系統(tǒng)離散量采集過程的小型化、集成化、可靠性的問題。

離散量；輸入接口；芯片

0 引言

面對日趨復(fù)雜的未來機載系統(tǒng)，離散量信號處理量不斷增大，信號帶寬急劇增高，功能日趨復(fù)雜，現(xiàn)有的離散量處理方案已無法滿足系統(tǒng)對離散量信號切換速率、小型化、可靠性等諸多方面的要求[1]，同時現(xiàn)有離散量方案的防護性要求使得系統(tǒng)進行小型化改進困難，因此迫切需要一種革命性的手段，能夠系統(tǒng)解決傳統(tǒng)方案在體積、重量、功耗、靈活性等方面的缺陷，更能夠適應(yīng)未來高性能機載電子系統(tǒng)對高帶寬、高可靠離散量信號綜合處理和環(huán)境應(yīng)力防護等指標(biāo)的要求[2]。深入研究各種離散量信號轉(zhuǎn)換及處理技術(shù)方案和產(chǎn)品特點，結(jié)合離散量信號的電氣特點和環(huán)境特點，綜合、抽取各種應(yīng)用模式和需求特點，研究設(shè)計了一款具有自主知識產(chǎn)權(quán)的離散量信號接口芯片。

1 離散量信號接口芯片架構(gòu)

設(shè)計一款離散量接口芯片，首先要滿足離散量接口的主要功能，即把航空機載系統(tǒng)中的眾多離散量轉(zhuǎn)換成TTL電平輸出[3]。芯片架構(gòu)如圖1所示，支持 28 V/開、28 V/地和地/開三種離散量輸入形式。為保證轉(zhuǎn)換的可靠性及準(zhǔn)確性，內(nèi)部產(chǎn)生主從時鐘信號，設(shè)計有上電自檢功能、防抖動功能、端口快速泄放功能，并支持 DMA模式、冗余模式及眾多的報錯模式，可通過外部地址去查詢錯誤信息。為提高芯片的兼容性，設(shè)計支持SPI讀取和異步讀取兩種主機接口通信方式。

2 離散量信號接口芯片核心單元

2.1 離散量采集單元

離散量采集單元為離散量信號接口芯片核心電路，內(nèi)部包括32個相同的采集單元，每個單元內(nèi)部包括離散量采集端口、自檢控制單元、離散量處理比較器單元、端口殘余電荷快速泄放單元。支持三種離散量輸入形式：28 V/地，28 V/開，地/開。外部配置參考電平，以適應(yīng)不同航空電平的改變，使芯片應(yīng)用具有更大的靈活性和更強的適應(yīng)系統(tǒng)能力。端口最高耐壓可達50 V，防止離散量輸入端口浪涌電壓的沖擊，增加芯片的可靠性。

圖1 離散量處理芯片結(jié)構(gòu)框圖

通過電阻陣列把離散量轉(zhuǎn)換成較低電平，送入離散量處理比較器單元，不同類型的離散量匹配不同的基準(zhǔn)電壓，該基準(zhǔn)電壓外部可配置，以適應(yīng)不同電壓的航空電平。

由于外部寄生電容的存在，在上次離散量采集過后，端口必然會留下殘余電荷。如果該電荷不能夠被快速泄放，將會對下次離散量的采集轉(zhuǎn)換產(chǎn)生致命的影響[4]，并出現(xiàn)錯誤的轉(zhuǎn)換狀態(tài)，造成嚴(yán)重的后果，所以必須增加端口殘余電荷快速泄放功能。該功能可以使在離散量采集結(jié)束的瞬間，迅速把殘余電荷泄放掉，保證下次離散量的正常采集。

自檢控制單元是端口的關(guān)鍵控制部分，它決定了芯片是出于自檢狀態(tài)還是正常的離散量采集狀態(tài)。

離散量處理比較器單元是一個常見的比較器，由于離散量均是低頻信號，所以比較器不需要較快的速度，只要求比較器具有高可靠性即可。該比較器在上電瞬間，被power on信號關(guān)斷輸出，保證芯片在整個上電過程中處于一種正常的工作狀態(tài)。

2.2 上電自檢單元

為了保證每個離散量采集單元模塊采集與輸出的正確性，提高芯片的可靠性，設(shè)計了芯片上電自檢單元，驗證芯片內(nèi)部模塊的工作狀態(tài)正常與否，可以覆蓋時鐘、比較器和數(shù)字邏輯等模塊。

自檢模塊由數(shù)字電路實現(xiàn)如圖2所示。上電后，芯片內(nèi)部發(fā)出“0/1”自檢指令，數(shù)字模塊發(fā)出自檢使能信號(test_en=1)，并封鎖離散量輸入端口，啟動內(nèi)部自檢信號激勵，自檢完成后發(fā)出完成指示 test_ok，自檢結(jié)束并把32路端口自檢結(jié)果保存到寄存器中，如有端口錯誤，自檢會報錯，但并不影響其他端口正常工作。

圖2 上電自檢結(jié)構(gòu)

2.3 防抖動單元

繼電器和開關(guān)在傳輸信號切換時有彈跳特性，因此需要延時輸出信號來屏蔽掉這樣的彈跳信號。采用可編程的采樣速率來屏蔽bounce信號。此模塊設(shè)定三個采樣周期為一大周期，每個大周期輸出信號bounce、data和DMA_interupt。

所設(shè)計抖動屏蔽模塊的工作流程如圖3所示。以一路離散量輸入信號為例，首先判斷是否工作于DMA模式，若無，則設(shè)置初始值 i=0。輸入信號分成 bounce監(jiān)測、數(shù)據(jù)采樣和DMA模式三條支路完成任務(wù)。

(1)bounce監(jiān)測。監(jiān)測第0個窗口，在窗口時間內(nèi)檢測 dis CH_01是否發(fā)生 bounce，是則 bounce0=1，否則bounce0=0，將結(jié)果寫入寄存器 Breg＜2:0＞第 0位。存儲完畢后，判斷此時的i值是否為2。至此，bounce監(jiān)測的第一個周期結(jié)束；

(2)數(shù)據(jù)采樣。與bounce監(jiān)測同時進行。bounce監(jiān)測窗口b0的前沿做為采樣信號s0，采集的數(shù)據(jù)ss0寫入Sreg＜2:0＞的第0位，存儲完畢后判斷i值是否為 2。至此數(shù)據(jù)采樣第一個周期結(jié)束；

(3)由于0≠2，執(zhí)行 i=i+1操作，賦值i=1，重新執(zhí)行1和2的操作，bounce窗口變?yōu)閎1，采樣信號變更為s1，結(jié)果寫入相應(yīng)的寄存器的第1位；

(4)由于1≠2，因此執(zhí)行i=i+1操作，賦值i=2，重新執(zhí)行1和2的操作，bounce窗口變?yōu)閎2，采樣信號變更為s2，結(jié)果寫入相應(yīng)寄存器的第 2位；

(5)執(zhí)行上述步驟后，2=2，i=2的判斷為真，檢測Breg＜2:0＞中2至0位的存儲結(jié)果，若有 1位為 1，則輸出 bounce為“1”，否則為“0”，輸出結(jié)果寫入寄存器（ADDRESS=00 000X，BOUNCE CH_01位）；若存儲結(jié)果順序為001或000，則將Sreg＜2:0＞中相同的兩個數(shù)據(jù)任意一個做為輸出結(jié)果data寫入寄存器(ADDRESS=01 101X，DATA CH_01位)，然后賦值 i=0，回到步驟 1；否則不寫入寄存器，將 i的初始值重新設(shè)置為“0”，回到步驟 1，重新開始操作。

圖3 bounce流程圖

當(dāng)配置成DMA模式后，只要dis信號發(fā)生上升沿或者下降沿跳變后則輸出一個脈沖中斷，否則為“0”，結(jié)果寫入寄存器(ADDRESS=11 0110，DMA_interupt CH_01位)。

2.4 Fault處理單元

由于離散量的信源存在機械操作，容易產(chǎn)生偽狀態(tài)，受離散時間采樣的限制，無法及時甄別錯誤，在采用光耦或比較器等分立器件搭建的系統(tǒng)方案中，很難及時發(fā)現(xiàn)錯誤的狀態(tài)轉(zhuǎn)換，因此可信度較差。

針對傳統(tǒng)方案中不校驗離散量狀態(tài)正確性的缺陷，本項目在進行離散量轉(zhuǎn)換和處理中，對可能的錯誤模式擬采用實時監(jiān)控和故障隔離機制，將轉(zhuǎn)換錯誤按嚴(yán)重程度區(qū)分為“軟錯誤”與“硬錯誤”，其中“硬錯誤”屬于嚴(yán)重錯誤，危害飛行安全，錯誤直接以中斷的形式給出；“軟錯誤”屬于偶然性、低風(fēng)險的錯誤，該類錯誤的狀態(tài)和地址信息會及時上報，便于主機應(yīng)變處理。

通過冗余報錯、時鐘報錯、數(shù)據(jù)傳輸報錯和自檢報錯的系列錯誤隔離方法提高離散量轉(zhuǎn)換的可信度，而且該故障隔離電路提供優(yōu)先級不同的錯誤機制，提高了故障的定位效率。

3 片內(nèi)閃電間接雷防護

在航空系統(tǒng)應(yīng)用中要求器件具有較好的防護性能，可應(yīng)用于惡劣環(huán)境中。該模塊與離散量信號的機械電氣部分直接連接，受到高電壓和大電流的影響，離散量輸入端口耐壓超過600 V，同時考慮到雷電敏感度試驗中浪涌電流及間接雷效應(yīng)的沖擊，在 I/O保護上，創(chuàng)新性地設(shè)計了芯片內(nèi)部的抗雷擊保護電路結(jié)構(gòu)，如圖4和圖5所示，電路的主體為SCR保護結(jié)構(gòu)，包括反接的對地高壓二極管、寄生的SCR結(jié)構(gòu)、限流電阻Rs以及耐壓保護結(jié)構(gòu)。利用SCR結(jié)構(gòu)形成正反饋機制，加速電流泄放，更好地保護離散量端口，與此同時，版圖設(shè)計中采取隔離技術(shù)約束高壓和輸入電荷的影響。該離散量信號接口芯片為國內(nèi)首個進行RTCA DO-160F間接雷擊試驗并達到level 3級別的芯片產(chǎn)品。

圖4 芯片防護電路結(jié)構(gòu)

圖5 芯片防護物理結(jié)構(gòu)

4 物理實現(xiàn)

根據(jù)各個模塊電路的版圖，對其進行布局規(guī)劃，包括單元電路的擺放位置和端口的排列順序擺放位置。根據(jù)規(guī)劃將各個模塊連接構(gòu)建整體版圖，各個模塊之間連線采用metal1和metal2敏感節(jié)點，參考節(jié)點采用metal3，并避免與時鐘、數(shù)據(jù)的縱向交叉，metal4采用電源、地交叉布線的方式隔離噪聲，最后對電源和地進行布線，將所有電源線連接構(gòu)成一個回路，所有地線連接構(gòu)成一個回路[5]。

項目采用CMOS工藝對所設(shè)計芯片進行了流片，封裝后的尺寸為 14.6mm×14.6mm，對芯片樣片進行了功能測試。測試表明芯片功能正常，實現(xiàn)了設(shè)計目標(biāo)，在處理32路離散量輸入時僅耗費6 mA@5 V的功耗。

5 結(jié)論

本文深入研究各種離散量信號轉(zhuǎn)換及處理技術(shù)方案和產(chǎn)品特點，結(jié)合離散量信號的電氣特點和環(huán)境特點，綜合、抽取各種應(yīng)用模式和需求特點。核心電路中采用端口有源泄放、SCR結(jié)構(gòu)端口防護電路和錯誤隔離等關(guān)鍵設(shè)計增強數(shù)據(jù)可信度，已流片驗證。相對于國外同類型的離散量輸入轉(zhuǎn)換芯片，設(shè)計中創(chuàng)新性地增加了抖動屏蔽機制，有更廣的自檢覆蓋范圍，內(nèi)部設(shè)計SPI輸出接口可節(jié)約連接主機的端口資源。芯片重量和體積縮小到傳統(tǒng)電路的5‰，功耗僅為傳統(tǒng)電路的7‰，有效解決了航空機載系統(tǒng)離散量采集過程的小型化、集成化、可靠性的問題。

[1]魏婷.一種新型離散量接口電路的設(shè)計[J].計算機技術(shù)與發(fā)展，2015，25(3)：167-170.

[2]徐忠錦．一種簡單可靠離散量信號電路的設(shè)計和實現(xiàn)[J]．電子設(shè)計工程，2013，21(5)：130-133．

[3]田心宇，張小林，吳海濤，等．機載計算機 BIT設(shè)計技術(shù)及策略研究[J]．計算機測量與控制，2011，19(9)：2064-2066．

[4]周德新，崔海青，謝曉敏．機載電子設(shè)備故障診斷專家系統(tǒng)設(shè)計與實現(xiàn)[J]．現(xiàn)代電子技術(shù)，2010，33(24)：80-82.

[5]廖裕評，陸瑞強.T anner Pro集成電路設(shè)計與布局實戰(zhàn)指導(dǎo)[M].北京：科學(xué)出版社，2004．

表1 離散量輸入電路處理方式優(yōu)缺點對比

參考文獻

[1]魏婷．一種新型的離散量接口電路的設(shè)計[J]．計算機技術(shù)與發(fā)展，2015，3（25）：167-170.

[2]王銳.飛控系統(tǒng)控制信息自動采集處理模塊與自測試設(shè)計[J]．應(yīng)用光學(xué)，2013，2（34）：225-229.

[3]董妍，楊菊平.基于TMS320C6415的飛控計算機接口模塊設(shè)計[J]．計算機技術(shù)與發(fā)展，2014，6（24）：59-62.

[4]鍭麗敏，景德勝，許少尉，等.基于DSP_FPGA的彈載綜合計算機設(shè)計與實現(xiàn)[J]．電子技術(shù)，2013(7)：43-45.

[5]馬明建.數(shù)據(jù)采集與處理技術(shù)[M]．西安：西安交通大學(xué)出版社，2005.

(收稿日期：2016-02-18)

作者簡介：

惠曉強（1978-），男，碩士，高級工程師，主要研究方向：航空集成電路需求和測試驗證。

李昶（1987-），男，本科，助理工程師，主要研究方向：航空電子產(chǎn)品硬件設(shè)計及驗證。

鄧廣真（1988-），女，本科，助理工程師，主要研究方向：數(shù)模混合集成電路物理設(shè)計。

A discrete quantity input interface chip design and implementation

Shao Gang1，2，Lang Jing3，Xie Yunxiang3
(1.AVIC Computing Technique Research Institute，Xi′an 710068，China；2.Aviation Key Laboratory of Science and Technology on Integrated Circuit and Micro-System Design，Xi′an 710068，China；3.Xi′an Xiangteng Microelectronics Technology CO.，LTD，Xi′an 710068，China)

According to the large quantity of IC device,the huge weight,the high occupancy rate of board area and the low stability,the traditional discrete signal interfaces are no longer able to meet requirement which aviation airborne system request for miniaturization,integration and high reliability.In this paper,a discrete quantity input interface chip based on the port active leakage, SCR structure port protection circuit and error isolation is designed to enhance the reliability of data.The weight and size of this chip are reduce to 0.5 percent of the traditional circuit and the power consumption is only 0.7 percent of the traditional circuit.It effectively solve problem of the aviation airborne system during the process of collecting the discrete signa miniaturization,integration and reliability issues.

discrete magnitude signal；input interface；chip

TN492

A

10.16157/j.issn.0258-7998.2016.03.003

邵剛，郎靜，謝運祥.一種自主離散量輸入接口芯片設(shè)計與實現(xiàn)[J].電子技術(shù)應(yīng)用，2016，42(3)：9-12.

英文引用格式：Shao Gang，Lang Jing，Xie Yunxiang.A discrete quantity input interface chip design and implementation[J].Application of Electronic Technique，2016，42(3)：9-12.

2016-02-18）

邵剛（1978-），男，碩士，高級工程師，主要研究方向：數(shù)模混合集成電路設(shè)計。

郎靜（1980-），女，碩士，工程師，主要研究方向：模擬集成電路設(shè)計。

謝運祥（1987-），男，碩士，工程師，主要研究方向：數(shù)模混合集成電路設(shè)計。

中國航空工業(yè)集團公司創(chuàng)新基金(2010BD63111)