馬勤冬, 李春來, 張敏吉, 凌志斌
(1.上海交通大學(xué) 電氣工程系, 上海 200240; 2.國網(wǎng)青海省電力公司科學(xué)研究院,青海 西寧 810000;3.中海油研究總院, 北京 100028)
?
MMC結(jié)構(gòu)的控制系統(tǒng)軟硬件設(shè)計(jì)
馬勤冬1, 李春來2, 張敏吉3, 凌志斌1
(1.上海交通大學(xué) 電氣工程系, 上海 200240; 2.國網(wǎng)青海省電力公司科學(xué)研究院,青海 西寧 810000;3.中海油研究總院, 北京 100028)
模塊化多電平變換(Modular Multilevel Converter, MMC)技術(shù)以良好的可擴(kuò)展性、高度模塊化和良好電壓輸出特性正逐漸被推廣應(yīng)用到中高壓、大容量電力變換領(lǐng)域。文章首先介紹了MMC技術(shù)的主要拓?fù)浣Y(jié)構(gòu)及其技術(shù)特點(diǎn);然后針對結(jié)構(gòu)特點(diǎn),提出了以雙核微處理器+FPGA為主控制器、以CPLD為從控制器的兩級控制系統(tǒng)架構(gòu),分別就軟硬件設(shè)計(jì)作了闡述;在實(shí)驗(yàn)室的樣機(jī)驗(yàn)證了控制系統(tǒng)的合理性。
MMC;控制系統(tǒng);主從分層;級聯(lián)擴(kuò)展;高速通信;軟硬件設(shè)計(jì)
自2002年模塊化多電平變流器(Modular Multilevel Conversion,MMC)的概念和拓?fù)涫状翁岢龊骩1],因其良好的電能質(zhì)量輸出、器件耐壓低、高度模塊化等特點(diǎn)被廣泛用于大容量、中高壓電力變換場合,如柔性直流輸電、高壓變頻、大容量電池儲能等領(lǐng)域。
目前國內(nèi)外對于MMC結(jié)構(gòu)變流器的研究主要集中在MMC主電路參數(shù)設(shè)計(jì)及其建模仿真[2-3]、MMC環(huán)流分析及其抑制策略[4-5]、MMC子模塊均衡控制策略[6]、脈沖調(diào)制技術(shù)研究[7]、MMC冗余控制及故障保護(hù)[8]等方面,而其數(shù)字化控制系統(tǒng)是以上研究成果得以實(shí)現(xiàn)的前提,因此針對MMC結(jié)構(gòu)的特點(diǎn),設(shè)計(jì)合理的控制系統(tǒng)架構(gòu)就顯得尤為重要。
MMC結(jié)構(gòu)的模塊化程度高,為了便于擴(kuò)展,除了采用微處理器+FPGA模式作為主控制器以實(shí)現(xiàn)復(fù)雜信號處理和算法計(jì)算等功能外,每個模塊化的MMC子模塊的控制、檢測、保護(hù)等功能也必不可少,因此對每個子模塊再設(shè)計(jì)一個小型的從控制器以實(shí)現(xiàn)上述功能,既可以將控制系統(tǒng)復(fù)雜度降低,也可以使主、從控制器的開發(fā)設(shè)計(jì)并行展開,提高研發(fā)效率。根據(jù)實(shí)際功能的復(fù)雜程度,從控制器可以采用微控制器或者復(fù)雜可編程器件(Complex Programmable Logic Devices, CPLD)。鑒于此,本文提出了以TI公司雙核處理器Concerto F28M3x + Altera公司 FPGA芯片Cyclone EP4CE30x為主控制器、以Microsemi公司CPLD芯片ProASIC3 A3P060為從控制器的兩級控制架構(gòu)。
圖1 MMC拓?fù)鋱D
本文探討的控制系統(tǒng)針對的MMC系統(tǒng)結(jié)構(gòu)如圖1所示,它具有交、直流兩個對外接口,可分別接入直流網(wǎng)絡(luò)、交流網(wǎng)絡(luò)。圖1中,MMC子模塊由電力電子開關(guān)器件、電容和電池組成。N個相同的子模塊(Sub-module, SM)和一個電感可串聯(lián)成一個橋臂,三相MMC系統(tǒng)由6個橋臂對稱連接而成,每相各上、下兩個橋臂。
圖1所示MMC系統(tǒng)的目標(biāo)就是通過控制每個子模塊開關(guān)器件的導(dǎo)通或者關(guān)閉使交流接口處的電壓波形無限地接近正弦波。顯然,當(dāng)N越大時,逼近的效果越好;反之越差。
通過調(diào)制技術(shù)在交流接口產(chǎn)生需要的電壓波形,采用的多電平調(diào)制技術(shù)應(yīng)該具備調(diào)制波逼近能力良好、開關(guān)頻率盡可能小、響應(yīng)能力盡可能快等特點(diǎn)。目前應(yīng)用在多電平領(lǐng)域的調(diào)制方法較多,以載波移相(Carrier Phase Shift PWM,CPS-PWM)和載波層疊(Level Shift PWM,LS-PWM)兩項(xiàng)技術(shù)最為廣泛。CPS-PWM調(diào)制技術(shù)具有可擴(kuò)展性、均衡效果良好等優(yōu)勢,故本文選擇CPS-PWM調(diào)制技術(shù)作為MMC系統(tǒng)的調(diào)制策略,相關(guān)原理見文獻(xiàn)[9-10]。
2.1 兩級控制架構(gòu)
圖2所示為本文采用的MMC結(jié)構(gòu)兩級控制系統(tǒng)架構(gòu)示意圖。其中的主控制器主要完成與PC機(jī)等終端的人機(jī)交互,實(shí)時采集MMC系統(tǒng)的運(yùn)行參數(shù)進(jìn)行控制目標(biāo)算法計(jì)算并將計(jì)算出的調(diào)制信號傳遞給FPGA,F(xiàn)PGA在完成載波移相調(diào)制后把子模塊的開關(guān)控制信號下發(fā)給從控制器;另一方面,從控制器則采集本地子模塊的電壓、溫度、故障等信息后上傳給FPGA,F(xiàn)PGA將所有從控制器上傳的信息打包處理后傳遞給MCU,以完成進(jìn)一步的處理。
圖2 MMC結(jié)構(gòu)兩級控制系統(tǒng)架構(gòu)
2.2 主控制器設(shè)計(jì)
MMC結(jié)構(gòu)主要應(yīng)用在中高壓、大容量電力變換場合,因此它的主控制系統(tǒng)必須具備以下功能:
(1) 具備多路模數(shù)轉(zhuǎn)換(Analog to Digital Conversion, 簡稱ADC)通道或者能夠?qū)⑼獠緼DC轉(zhuǎn)換結(jié)果傳遞給控制器以進(jìn)行算法處理。圖1所示的拓?fù)浣Y(jié)構(gòu),至少需要采集三相上下橋臂電流、交流接口電壓、直流接口電壓及電流等11個模擬信號,且ADC轉(zhuǎn)換精度和轉(zhuǎn)換時間也必須滿足實(shí)時控制的要求。如果主控制器使用的MCU自帶ADC外設(shè),就要求其至少有11路ADC輸入通道,否則就必須增加額外設(shè)計(jì);如果采用專用ADC電路先采樣再將采樣結(jié)果傳遞給MCU,這就要求MCU與專用采樣電路之間有高速總線來完成數(shù)據(jù)交互。
(2) 具備豐富人機(jī)界面交互接口。整個MMC拓?fù)浣Y(jié)構(gòu)中,有許多關(guān)鍵的監(jiān)控信號需要實(shí)時傳遞到以PC機(jī)為代表的上位機(jī)終端,以更友好的方式進(jìn)行人機(jī)交互。特別是隨著子模塊數(shù)量的遞增,需要傳遞的數(shù)據(jù)量會很可觀,因此主控制器具備吞吐量大、傳輸快延時小的交互接口必不可少。
(3) CPU支持快速浮點(diǎn)運(yùn)算。不管是變流器進(jìn)行功率控制時,還是ADC轉(zhuǎn)換結(jié)果與實(shí)際量之間的轉(zhuǎn)換,都會涉及到大量復(fù)雜的數(shù)學(xué)運(yùn)算,這就對控制器CPU的浮點(diǎn)運(yùn)算能力提出了較高的要求。
(4) MCU與FPGA之間有高效的數(shù)據(jù)交互通道。通常MCU不能滿足MMC結(jié)構(gòu)子模塊數(shù)量增加帶來的對IO資源的需求,F(xiàn)PGA成為擴(kuò)展IO資源的首選,因此MCU與FPGA之間實(shí)時數(shù)據(jù)交互能力是衡量整體系統(tǒng)的關(guān)鍵因素。
出于以上考慮,本文選擇了TI公司的一款雙核MCU——F28M35H52C1,它將 ARM Cortex-M3內(nèi)核與 C28x 內(nèi)核結(jié)合到一個器件之上,實(shí)現(xiàn)了連接和控制一體化。該MCU集成了ARM M3處理器在通信連接領(lǐng)域的優(yōu)勢和TI公司久經(jīng)市場考驗(yàn)的C28x系列處理器在電機(jī)、電力控制領(lǐng)域的優(yōu)勢,可滿足上述四點(diǎn)要求,更為進(jìn)一步功能擴(kuò)展預(yù)留了足夠空間。具體來說,就是利用該MCU的M3內(nèi)核的USB、10/100以太網(wǎng)等接口完成與PC端的人機(jī)交互, C28x內(nèi)核完成復(fù)雜的浮點(diǎn)運(yùn)算,20通道12位高精度ADC轉(zhuǎn)換器實(shí)現(xiàn)模擬量數(shù)字化,外設(shè)擴(kuò)展接口(External Peripheral Interface, EPI)實(shí)現(xiàn)與FPGA之間的并行數(shù)據(jù)交互,而M3內(nèi)核與C28x內(nèi)核之間的信息交互則通過芯片內(nèi)部的可配置多功能RAM來實(shí)現(xiàn)。主控制器的MCU與FPAG之間在通信時采用的是并行數(shù)據(jù)傳輸,MCU可以利數(shù)據(jù)總線和地址總線,為了匹配,在FPGA內(nèi)部需要構(gòu)建雙口RAM,以實(shí)現(xiàn)二者之間的高速數(shù)據(jù)交互。在兼顧IO資源與內(nèi)部RAM資源的基礎(chǔ)上,本文的FPGA芯片選擇了Altera公司的Cyclone EP4CE30F23C7。
主控制設(shè)計(jì)的關(guān)鍵在于合理安排好各個環(huán)節(jié)之間的銜接時序,以使各個環(huán)節(jié)充分發(fā)揮優(yōu)勢,本文主控制的時序如圖3所示,其中深色背景是可能觸發(fā)的流程。在每一個計(jì)算周期到來時,C28x內(nèi)核需要根據(jù)當(dāng)前ADC采樣結(jié)果,根據(jù)功率控制的相關(guān)算法,求出三相MMC系統(tǒng)的調(diào)制信號。一旦計(jì)算完成,就可觸發(fā)MCU內(nèi)部的DMA訪問接口,將調(diào)制信號發(fā)送給FPGA。FPGA接收到MCU傳來的調(diào)制信號后,在恰當(dāng)時刻刷新調(diào)制信號,并在完成比較時刻建立與從控制器的通信,經(jīng)過上述步驟后即可將C28x內(nèi)核計(jì)算出的調(diào)制信號反應(yīng)到子模塊的開關(guān)器件。與此同時,F(xiàn)PGA可將上一個周期采集打包好的子模塊信息集中發(fā)回給MCU,以供MCU進(jìn)一步處理,至此就完成一輪計(jì)算周期的主要任務(wù)。在整個計(jì)算周期內(nèi),M3和C28x內(nèi)核會利用空閑時間,響應(yīng)PC的各種服務(wù)請求,以及處理一些諸如監(jiān)控、信息刷新等必要輔助功能。
圖3 主控制器任務(wù)時序圖
2.3 主從控制器之間通信
如圖2所示,載波移相調(diào)制技術(shù)的關(guān)鍵在于,每次調(diào)制信號與載波信號相交時,開關(guān)信號發(fā)生反轉(zhuǎn),上一開關(guān)狀態(tài)為關(guān)閉的開關(guān)器件需要改變?yōu)殚_通狀態(tài),上一狀態(tài)為開通的需要改變?yōu)殛P(guān)閉。
由于將載波移相調(diào)制功能放到了主控制器的FPGA來實(shí)現(xiàn),因此主控制器僅需要在每次開關(guān)信號變化時把新的開關(guān)信號下發(fā)給從控制器即可。從實(shí)時控制的角度來說,自FPGA得出新的開關(guān)信號到從控制器響應(yīng)為新的開關(guān)狀態(tài),期間時間間隔應(yīng)該盡可能的縮小。另一方面,盡管由主控制器發(fā)給從控制器的數(shù)據(jù)量很少,只有開關(guān)信號,但是由從控制器上傳給主控制器FPGA的數(shù)據(jù)量則較大,且應(yīng)該具備擴(kuò)容能力。本文借鑒通用異步傳輸收發(fā)器(Universal Asynchronous Receiver/Transmitter, UART)機(jī)理,利用FPGA/CPLD的硬件可編程優(yōu)勢,設(shè)計(jì)了比特率為11 Mbps的高速UART,既滿足了通信的及時穩(wěn)定要求,又為將來的功能擴(kuò)展預(yù)留充足空間。
UART最為關(guān)鍵的是對于RX起始信號的判斷,如果這一判斷失誤,后續(xù)的異步比特流采樣也就不可能正確。本次設(shè)計(jì)時,采用主控制器主動發(fā)起一個電平由高變低并維持足夠長時間后拉高作為“同步信號”。從控制器上電工作時,默認(rèn)沒有“同步”,就不會對RX接收信號進(jìn)行采樣。而當(dāng)接收到規(guī)定的“同步信號”,從控制器就會讓本地的發(fā)送端TX變低并維持一段時間后拉高,這樣主控制器就認(rèn)為與從控制器建立了可靠通信,而從控制器也進(jìn)入準(zhǔn)備采樣RX信號狀態(tài),主、從控制器之間即可按照如圖4所示的流程進(jìn)行通信。
圖4 高速UART原理圖
2.4 從控制器設(shè)計(jì)
從控制器是直接控制MMC子模塊開關(guān)器件的底層控制器,它將主控制器下發(fā)的控制命令經(jīng)過內(nèi)部驗(yàn)證后如實(shí)、及時地反應(yīng)到子模塊的開關(guān)器件上。它需要在惡劣的環(huán)境中可靠工作,并具有必要的故障保護(hù)功能,否則大功率運(yùn)行時,很容易對MMC子模塊造成損壞,也可能引發(fā)更嚴(yán)重的事故。另一方面,也需要依靠從控制器將MMC子模塊運(yùn)行狀態(tài)信息實(shí)時、準(zhǔn)確地上傳給主控制器,以供主控制器根據(jù)子模塊的即時狀態(tài)做出正確的反應(yīng)。
一般來說,就本文討論的應(yīng)用場景而言,中低端CPLD和低性能的單片機(jī)都能滿足需求,在綜合穩(wěn)定性及成本因素后,本文選擇了Microsemi公司的基于Flash技術(shù)的A3P060 CPLD芯片作為MMC從控制器的控制核心。電力電子開關(guān)器件的驅(qū)動信號需要足夠的驅(qū)動能力,而從CPLD芯片管腳出來的開關(guān)信號驅(qū)動能力相當(dāng)有限,因此開關(guān)信號的驅(qū)動放大電路是可靠控制子模塊的決定因素。當(dāng)前市場上的眾多半導(dǎo)體公司都有比較成熟的驅(qū)動芯片或模塊,如IR公司IR2110芯片、CONCEPT公司的2SC0435T2A0模塊等,根據(jù)選用的開關(guān)器件,選擇合適的驅(qū)動芯片基本都可以勝任。
如前分析,從控制器主要包含與主控制器通信、通信指令解碼、更新開關(guān)信號、故障監(jiān)測與保護(hù)、狀態(tài)信息采集與上傳等功能,圖5為從控制器在一個開關(guān)信號更新周期內(nèi)的功能時序圖。在一個開關(guān)信號更新周期內(nèi),從控制器收到主控制器下發(fā)的控制指令后,先進(jìn)行內(nèi)部解碼再將獲得的開關(guān)信號作死區(qū)延時處理后發(fā)送給外部的開關(guān)器件驅(qū)動電路,完成一次開關(guān)器件狀態(tài)更新。同時進(jìn)行的是,從控制器實(shí)時檢測子模塊的故障信息,尤以過流故障為重,一旦檢測到故障,需根據(jù)預(yù)先設(shè)計(jì)的方案及時作出反應(yīng),本次設(shè)計(jì)的處理方法是立即封鎖開關(guān)信號,并立即觸發(fā)一次與主控制器的上傳通信,以將故障信息及時上傳,以便于主控制器及時采取措施,防止故障進(jìn)一步擴(kuò)大。
圖5 從控制器任務(wù)時序圖
3.1 實(shí)驗(yàn)平臺
為了驗(yàn)證本文所提探討的MMC控制系統(tǒng)有效性,在實(shí)驗(yàn)室按圖1所示主電路結(jié)構(gòu)搭建了一個MMC小型樣機(jī),表1為該樣機(jī)系統(tǒng)的主要規(guī)格參數(shù),樣機(jī)系統(tǒng)采用的主、從控制系統(tǒng)實(shí)物分別如圖6、圖7所示。
表1 MMC樣機(jī)實(shí)驗(yàn)平臺參數(shù)
圖6 主控制器實(shí)物圖
圖7 從控制器實(shí)物圖
3.2 實(shí)驗(yàn)結(jié)果
在主控制器選擇頻率為50 Hz的標(biāo)準(zhǔn)三相正弦波作為調(diào)制信號,用示波器測試得到的單一子模塊的輸出電壓波形如圖8所示,MMC交流接口線電壓波形如圖9所示。
圖8 MMC子模塊輸出電壓波形
圖9 MMC結(jié)構(gòu)交流接口線電壓波形
由圖8可知,MMC結(jié)構(gòu)的每個子模塊的輸出電壓波形是一個脈寬正弦變化的兩電平脈沖,正是多個這樣的脈沖疊加起來組成了電平數(shù)較大的階梯正弦波輸出信號。由圖9可知,在實(shí)驗(yàn)平臺每個橋臂子模塊數(shù)N=2的情況下,線電壓電平數(shù)為9。推而廣之,隨著橋臂子模塊數(shù)N的逐漸遞增,MMC交流接口處電壓波形將越來越逼近正弦波。
本文在分析MMC系統(tǒng)的結(jié)構(gòu)特點(diǎn)基礎(chǔ)上,提出了一種以雙核MCU+FPGA體系為主控制器、以CPLD為從控制器的兩級控制架構(gòu),并就涉及到的關(guān)鍵軟硬件技術(shù)進(jìn)行了闡釋分析。在實(shí)驗(yàn)室搭建的樣機(jī)平臺上,對兩級控制系統(tǒng)進(jìn)行了實(shí)際測試,結(jié)果證明了文中相關(guān)分析和設(shè)計(jì)的正確性和合理性。
[1] 王思蘊(yùn). 模塊化多電平變流器控制方法的研究[D].浙江:浙江大學(xué),2013.
[2] 屠卿瑞,徐政,鄭翔,等. 模塊化多電平換流器型直流輸電內(nèi)部環(huán)流機(jī)理分析[J]. 高電壓技術(shù),2010,36(2):547-552.
[3] 唐庚,徐政,劉昇. 改進(jìn)式模塊化多電平換流器快速仿真方法[J]. 電力系統(tǒng)自動化,2014,38(24):56-61,85.
[4] 楊曉峰,鄭瓊林. 基于MMC環(huán)流模型的通用環(huán)流抑制策略[J]. 中國電機(jī)工程學(xué)報(bào),2012,49(18):59-65,178.
[5] QINGRUI TU, ZHENG XU, LIE XU. Reduced switching-frequency modulation and circulating current suppression for modular multilevel converters[J].Power Delivery IEEE Transactions on , 2011,26(3):2009-2017.
[6] 石紫月. 模塊組合多電平變換器(MMC)的均壓策略研究[D].北京:北京交通大學(xué),2014.
[7] 王曉鵬,楊曉峰,范文寶,等. 模塊組合多電平變換器的脈沖調(diào)制方案對比[J]. 電工技術(shù)學(xué)報(bào),2011,26(5):28-33.
[8] 仉雪娜,趙成勇,龐輝,等. 基于MMC的多端直流輸電系統(tǒng)直流側(cè)故障控制保護(hù)策略[J]. 電力系統(tǒng)自動化,2013,37(15):140-145.
[9] 李要乾. 模塊組合多電平變換器(MMC)的調(diào)制策略研究[D].北京:北京交通大學(xué),2015.
[10] 姜旭,肖湘寧,尹忠東,等. 基于載波移相SPWM級聯(lián)式變換器輸出諧波分析[J]. 電力電子技術(shù),2005,39(5):60-62.
Software & Hardware Design for Control Systems with MMC Structure
Ma Qindong1, Li Chunlai2, Zhang Minji3, Ling Zhibin1
(1. Dept. of Electrical Engineering, Shanghai Jiao Tong University, Shanghai 200240, China;2. Academy of Science, State Grid Qinghai Electric Power Corporation, Xi’ning Qinghai 810000, China;3. China National Offshore Oil Corporation Research Institute, Beijing 100028, China)
Modular Multilevel Conversion (MMC) with its good scalability, modularization and voltage output characteristics is now gradually popularized in its application to the field of medium and high-voltage & high-capacity power conversion. First, this paper presents its main topological structure and technical features. Then, with respect to its structural characteristics, this paper proposes a two-level control system architecture using dual-core microprocessor + FPGA as master controller and CPLD as slave controller. Their software and hardware designs are explained. The laboratory prototype verifies the reasonability of this control system.
MMC; control system; master-slave hierarchy; cascade expansion; high-speed communication; software and hardware design
青海省光伏發(fā)電并網(wǎng)技術(shù)重點(diǎn)實(shí)驗(yàn)室開放項(xiàng)目(2014-Z-Y34A)
10.3969/j.issn.1000-3886.2016.04.002
TM46
A
1000-3886(2016)04-0005-03
馬勤冬(1990-),男,重慶人,碩士生,從事電池儲能技術(shù)研究。
定稿日期: 2015-12-27