黃華明

（上海貝爾股份有限公司，上海201206）

IEEE1588V2路徑延遲自動(dòng)測(cè)量和非對(duì)稱性補(bǔ)償

黃華明

（上海貝爾股份有限公司，上海201206）

介紹了基于I EEEl 588V2的精確時(shí)鐘同步協(xié)議（PTP）系統(tǒng)中為提高普通主時(shí)鐘與普通從時(shí)鐘之間時(shí)間的同步精度。與此同時(shí)，簡(jiǎn)化設(shè)計(jì)了一種自動(dòng)補(bǔ)償方法，該方法對(duì)電路路徑延遲的自動(dòng)測(cè)量以及對(duì)電路路徑延遲造成的不對(duì)稱性進(jìn)行硬件上的自動(dòng)補(bǔ)償。

I EEE1588V2；精確時(shí)鐘同步協(xié)議；普通時(shí)鐘；非對(duì)稱性；補(bǔ)償

0 引言

精確時(shí)鐘同步系統(tǒng)的實(shí)現(xiàn)是基于IEEE1588V2協(xié)議標(biāo)準(zhǔn)的[1]，但在IEEE1588V2協(xié)議標(biāo)準(zhǔn)中有一個(gè)時(shí)鐘同步算法的前提假設(shè)，即在計(jì)算從時(shí)鐘與主時(shí)鐘的時(shí)間偏差時(shí)假定主時(shí)鐘到從時(shí)鐘的路徑延遲等于從時(shí)鐘到主時(shí)鐘的路徑延遲。而實(shí)際上，這種在網(wǎng)絡(luò)時(shí)鐘上的主到從以及從到主的雙向路徑延遲是不可能恰好相等的。幸運(yùn)的是，在某一種特定的實(shí)際應(yīng)用中，這樣的雙向路徑延遲差總是固定的并且是可以被補(bǔ)償?shù)摹５?，?duì)這種固定的雙向延遲差補(bǔ)償?shù)那疤崾俏覀円崆爸肋@個(gè)差值，并且這種固定雙向延遲差會(huì)隨著應(yīng)用環(huán)境的變化而具有一定的離散性。所以，應(yīng)用環(huán)境發(fā)生變化后，我們需要重新獲取雙向延遲差值，并重新補(bǔ)償。本文描述的方法是通過硬件實(shí)時(shí)相位檢測(cè)的辦法，在主時(shí)鐘到從時(shí)鐘的路徑以及從時(shí)鐘到主時(shí)鐘的路徑上，自動(dòng)準(zhǔn)確地測(cè)量設(shè)備內(nèi)部打時(shí)戳點(diǎn)與物理端口之間的電路延遲值，并自動(dòng)計(jì)算延遲值的差。這樣，即使應(yīng)用環(huán)境發(fā)生變化，硬件電路也會(huì)實(shí)時(shí)檢測(cè)電路延遲值并計(jì)算差值。所以，這種方法不僅能夠消除由于電路延遲不對(duì)稱性引起的時(shí)間同步誤差，而且還大大簡(jiǎn)化了電路延遲的測(cè)量，實(shí)現(xiàn)了測(cè)量和路徑不對(duì)稱補(bǔ)償?shù)淖詣?dòng)化。

1 IEEE1588V2工作原理

圖1所示為PTP時(shí)鐘同步原理，IEEE1588V2時(shí)間事件消息SYNC/Delay_Req/Delay_Resp在普通主時(shí)鐘與普通從時(shí)鐘之間進(jìn)行信息交換，按照one-step模式的時(shí)間同步機(jī)制如下。t1：當(dāng)SYNC消息離開主時(shí)鐘的時(shí)刻，基于普通主時(shí)鐘的本地時(shí)間。t2：當(dāng)SYNC消息到達(dá)從時(shí)鐘的時(shí)刻，基于普通從時(shí)鐘的本地時(shí)間。t3：當(dāng)Delay_Req消息離開從時(shí)鐘的時(shí)刻，基于普通從時(shí)鐘的本地時(shí)間。t4：當(dāng)Delay_Req消息到達(dá)主時(shí)鐘的時(shí)刻，基于普通主時(shí)鐘的本地時(shí)間。t_ms：普通主時(shí)鐘到普通從時(shí)鐘的路徑延遲。t_sm：普通從時(shí)鐘到普通主時(shí)鐘的路徑延遲。當(dāng)一個(gè)完整的消息交換周期完成后，普通從時(shí)鐘獲取到所有需要的4個(gè)時(shí)刻點(diǎn)t1、t2、t3、t4，依據(jù)這4個(gè)時(shí)刻點(diǎn)，即可以通過如下算式計(jì)算出從時(shí)鐘與主時(shí)鐘的時(shí)間差（offsetFromMaster），達(dá)到主從時(shí)間同步的目的。

圖1 PTP時(shí)鐘同步原理

任何t_ms和t_sm值的不對(duì)稱都會(huì)導(dǎo)致offset-FromMaster計(jì)算的誤差。而實(shí)際上，t_ms和t_sm的差別肯定是存在的。但如果t_ms和t_sm值是固定且已知的，那么我們就可以通過補(bǔ)償?shù)霓k法，使得t_ms和t_sm值相等。

本文主要描述如何通過硬件自動(dòng)測(cè)量t_ms和t_sm的值并自動(dòng)補(bǔ)償。由于圖1中t_ms和t_sm都包括主時(shí)鐘與從時(shí)鐘之間的連線延遲及主時(shí)鐘與從時(shí)鐘內(nèi)部電路引起的延遲，而主時(shí)鐘與從時(shí)鐘之間的連線延遲總是固定并可預(yù)知的,所以在下文中主要討論主時(shí)鐘與從時(shí)鐘內(nèi)部電路所引起的延遲測(cè)量及不對(duì)稱自動(dòng)補(bǔ)償。

2 基于硬件測(cè)量和自動(dòng)補(bǔ)償?shù)膶?shí)現(xiàn)方法

本文關(guān)注的重點(diǎn)是在實(shí)現(xiàn)IEEE1588V2時(shí)鐘相位同步算法中，雙向路徑延遲不對(duì)稱導(dǎo)致的從時(shí)鐘同步主時(shí)鐘產(chǎn)生的時(shí)間偏移計(jì)算偏差問題，而如何自動(dòng)計(jì)算這種路徑延遲的不對(duì)稱并自動(dòng)補(bǔ)償[2]，在提高同步精度的同時(shí)又能簡(jiǎn)化系統(tǒng)設(shè)計(jì),則是我們研究的核心。

在一個(gè)系統(tǒng)的實(shí)際應(yīng)用場(chǎng)景中，路徑延遲主要包括鏈路側(cè)電路（由FPGA實(shí)現(xiàn)）到物理側(cè)電路（由ASIC芯片實(shí)現(xiàn)）的延遲、物理側(cè)電路到物理傳輸端口（光/電物理接口）的延遲及傳輸通道（光纖/電纜）的延遲。

圖2 原始系統(tǒng)實(shí)現(xiàn)方案

2.1 原始設(shè)計(jì)

圖2中，算法依賴的各時(shí)刻點(diǎn)及路徑延遲表示如下。t1：SYNC消息離開普通主時(shí)鐘鏈路側(cè)IEEE1588V2處理器時(shí)刻點(diǎn)獲取的本地時(shí)間。t2：SYNC消息到達(dá)普通從時(shí)鐘鏈路側(cè)IEEE1588V2處理器時(shí)刻點(diǎn)獲取的本地時(shí)間。t3：Delay_Req消息離開普通從時(shí)鐘鏈路側(cè)IEEE1588V2處理器時(shí)刻點(diǎn)獲取的本地時(shí)間。t4：Delay_Req消息到達(dá)普通主時(shí)鐘鏈路側(cè)IEEE1588V2處理器時(shí)刻點(diǎn)獲取的本地時(shí)間。d1：普通主時(shí)鐘中，鏈路側(cè)IEEE1588V2處理器消息離開點(diǎn)到物理側(cè)編碼電路之間的延遲。d2：普通主時(shí)鐘中，物理側(cè)編碼電路到物理輸出端口之間的延遲。d3：普通主時(shí)鐘到普通從時(shí)鐘光纖/電纜傳輸延遲。d4：普通從時(shí)鐘中，物理輸入端口到物理側(cè)解碼電路之間的延遲。d5：普通從時(shí)鐘中，物理側(cè)解碼電路到鏈路側(cè)IEEE1588V2處理器消息到達(dá)點(diǎn)之間的延遲。d1′、d2′、d3′、d4′、d5′是d1、d2、d3、d4、d5的反向路徑延遲，含義是類似的。也就是說，普通主時(shí)鐘到普通從時(shí)鐘的路徑總延遲t_ms=d1+d2+d3+d4+d5；普通從時(shí)鐘到普通主時(shí)鐘的路徑總延遲t_sm=d1′+d2′+d3′+d4′+d5′。我們以t_ms為例來分析路徑延遲，t_ms中的d2、d4由物理側(cè)芯片的PMA電路引起，d3由光纖/電纜傳輸引起。這種物理層面處理延遲對(duì)于不同的應(yīng)用場(chǎng)景盡管電路延遲值有差別，但是都是固定的并且能夠預(yù)先精確測(cè)量計(jì)算出來的，所以在此我們不予討論。而t_ms中的d1、d5是由物理側(cè)及鏈路側(cè)的處理電路引起的，對(duì)于不同物理側(cè)電路中時(shí)鐘切換和編解碼的實(shí)現(xiàn)以及不同鏈路側(cè)電路中接口轉(zhuǎn)換和相關(guān)功能處理的實(shí)現(xiàn)，這個(gè)延遲值不是固定的，且離散性較大，最終導(dǎo)致整個(gè)路徑延遲t_ms的變化較大。

2.2 改進(jìn)型設(shè)計(jì)

如圖3中所示，在物理側(cè)電路設(shè)置一個(gè)時(shí)間計(jì)數(shù)器，把消息離開/到達(dá)的時(shí)刻點(diǎn)位置放置在物理側(cè)的電路中，t1和t2值是基于物理側(cè)電路獲取的。這樣，消除了d1、d5電路延遲的影響。但是，IEEE1588V2時(shí)鐘收斂算法是工作在鏈路側(cè)的。算法收斂后，把主從時(shí)鐘的時(shí)間偏移＜o(jì)ffsetFromMaster>設(shè)置到鏈路側(cè)時(shí)間計(jì)數(shù)器上進(jìn)行時(shí)間偏差矯正。所以，在這種改進(jìn)型設(shè)計(jì)中，在鏈路側(cè)與物理側(cè)之間必須有一組時(shí)間同步接口信號(hào)，將物理側(cè)時(shí)間計(jì)數(shù)器同步到鏈路側(cè)時(shí)間計(jì)數(shù)器上。這種改進(jìn)設(shè)計(jì)盡管消除了d1、d5電路延遲的影響，但增加了電路實(shí)現(xiàn)的復(fù)雜度，并帶來額外的硬件消耗。

圖3 改進(jìn)型系統(tǒng)實(shí)現(xiàn)方案

2.3 延遲自動(dòng)測(cè)量補(bǔ)償技術(shù)

延遲自動(dòng)測(cè)量和補(bǔ)償設(shè)計(jì)是在原始系統(tǒng)實(shí)現(xiàn)方案的基礎(chǔ)上，在鏈路側(cè)增加一個(gè)相位檢測(cè)電路模塊，在鏈路側(cè)電路與物理側(cè)電路之間增加一根物理連接信號(hào)線，如圖4所示。

在普通主時(shí)鐘側(cè)，當(dāng)消息離開鏈路側(cè)IEEE 1588V2處理器時(shí)，記錄時(shí)刻點(diǎn)t1，同時(shí)將發(fā)送消息的起始點(diǎn)（記作tx_sop1）送給相位檢測(cè)模塊。當(dāng)消息離開物理側(cè)編碼電路時(shí)，通過鏈路側(cè)與物理側(cè)之間的連接信號(hào)線將回送消息的離開起始點(diǎn)（記作tx_sop2）送給相位檢測(cè)模塊。相位檢測(cè)模塊利用tx_sop1和tx_sop2兩個(gè)標(biāo)記信號(hào)，可自動(dòng)、快速、精確地計(jì)算出路徑延遲d1的值。

同理，在普通從時(shí)鐘側(cè)，當(dāng)消息到達(dá)物理側(cè)解碼電路時(shí)，通過鏈路側(cè)與物理側(cè)之間的連接信號(hào)線回送消息的到達(dá)起始點(diǎn)（記作rx_sop2）送給相位檢測(cè)模塊。當(dāng)消息到達(dá)鏈路側(cè)IEEE1588V2處理器時(shí)，記錄時(shí)刻點(diǎn)t2，同時(shí)將消息到達(dá)的起始點(diǎn)（記作rx_sop1）送給相位檢測(cè)模塊。相位檢測(cè)模塊利用rx_sop1和rx_sop2兩個(gè)標(biāo)記信號(hào)，可以自動(dòng)、快速、精確地計(jì)算出路徑延遲d5的值。

最后，通過相位檢測(cè)模塊動(dòng)態(tài)地改變路徑的不對(duì)稱延遲補(bǔ)償值，達(dá)到t_sm和t_ms的自動(dòng)測(cè)量及補(bǔ)償?shù)哪康摹?/p>

圖4 延遲自動(dòng)測(cè)量和補(bǔ)償系統(tǒng)實(shí)現(xiàn)方案

3 結(jié)果及分析

本文描述的新設(shè)計(jì)方案能夠自動(dòng)測(cè)量整個(gè)路徑延遲中d1和d5的值，為路徑非對(duì)稱性延遲實(shí)現(xiàn)了自動(dòng)化的快速補(bǔ)償，同時(shí)也提高了IEEE1588V2時(shí)鐘同步收斂算法的精度。另外，相對(duì)于其它的改進(jìn)型設(shè)計(jì)，本文的方案減少了物理側(cè)與鏈路側(cè)的系統(tǒng)時(shí)間同步功能開發(fā)，降低了系統(tǒng)的設(shè)計(jì)復(fù)雜度，同時(shí)也減少了物理側(cè)與鏈路側(cè)芯片接口的連接數(shù)量，這些都降低了整個(gè)系統(tǒng)的實(shí)現(xiàn)硬件成本。表1為幾種系統(tǒng)設(shè)計(jì)方案的對(duì)比。

表1 幾種系統(tǒng)設(shè)計(jì)方案對(duì)比

4 結(jié)束語

基于FPGA的實(shí)現(xiàn)，本文提出了一種延遲自動(dòng)測(cè)量和補(bǔ)償系統(tǒng)實(shí)現(xiàn)方案，此項(xiàng)技術(shù)被廣泛應(yīng)用于OTN/ PTN網(wǎng)絡(luò)設(shè)備的多種接口板卡上。實(shí)際系統(tǒng)同步測(cè)試結(jié)果表明，本方案將原來時(shí)間的同步性能在一個(gè)時(shí)鐘節(jié)點(diǎn)上的誤差由原先的30ns提高到現(xiàn)在的8ns，同時(shí)減少了約80%的路徑延遲測(cè)量及補(bǔ)償設(shè)置的工作量。

[1]中國移動(dòng)高精度時(shí)間同步1588v2時(shí)間接口規(guī)范[S].中國移動(dòng)通信有限公司發(fā)布,2010年.

[2]WEN L,ZHANG J,CHEN K.Method and Device for Implementing Automatic Compensation for Asymmetric Delay of 1588 Link.United States Patent Application 20140146811[P].2014.

Path delay auto measure for asymmetry compensating in IEEE1588V2

HUANG Hua-ming
（Alcatel-Lucent Shanghai BellCo.,Ltd.,Shanghai 201206,China）

The paper introduces one way ofimproving the synchronizing precision and simplifying the way of improving synchronizing precision between ordinary clocks(OC)master and ordinary clocks slave in PTP system based on the IEEE1588V2 protocol.The way is the circuit path delay auto measure and auto compensate for asymmetry in the IEEE 1588V2 system by hardware.

IEEE1588V2,PTP,OC,asymmetry,compensate

TN91

A

1002-5561（2016）02-0056-04

10.13921/j.cnki.issn1002-5561.2016.02.017

2015-08-25。

黃華明（1976-），男，F(xiàn)PGA研發(fā)工程師，長(zhǎng)期從事固網(wǎng)傳輸芯片開發(fā)。