李 鵬，辛云宏

(陜西師范大學(xué) 物理學(xué)與信息技術(shù)學(xué)院，陜西 西安 710119)

?

一種基于ADF4108的高頻信號(hào)發(fā)生器設(shè)計(jì)

李 鵬，辛云宏

(陜西師范大學(xué) 物理學(xué)與信息技術(shù)學(xué)院，陜西 西安 710119)

為適應(yīng)對(duì)不同GHz高頻信號(hào)的需求，設(shè)計(jì)了輸出信號(hào)頻率可在一定范圍變化的GHz高頻信號(hào)發(fā)生器。該系統(tǒng)以美國(guó)ADI公司生產(chǎn)的鎖相集成芯片ADF4108為核心器件，選取MAXIM公司的MAX2750器件為壓控振蕩器，以單片機(jī)系統(tǒng)為控制單元，由此組成了一個(gè)頻率可預(yù)置的GHz高頻信號(hào)源，其信號(hào)的輸出范圍為2.4～2.5 GHz。信號(hào)輸出頻率范圍、鎖定時(shí)間、相位噪聲以及相位裕度等指標(biāo)均達(dá)到了設(shè)計(jì)目標(biāo)。

頻率合成；鎖相環(huán)；壓控振蕩器；相位噪聲

頻率合成技術(shù)是一種專門針對(duì)高頻信號(hào)的產(chǎn)生形成的一種頻率合成方法，隨著技術(shù)的不斷提高，頻率合成技術(shù)的指標(biāo)參數(shù)也有較大進(jìn)步[1]，例如相位噪聲較低、輸出頻率范圍大、雜散抑制和諧波抑制較好、頻率轉(zhuǎn)化時(shí)間較快、頻率分辨率較高等[2]。這些參數(shù)指標(biāo)的提高，使得頻率合成技術(shù)的應(yīng)用更加廣泛。

頻率合成技術(shù)中的一個(gè)重要部分是降低噪聲，相位噪聲是指系統(tǒng)在各種噪聲作用下引起的系統(tǒng)輸出信號(hào)相位隨機(jī)變化[3]。其是衡量頻率標(biāo)準(zhǔn)源頻穩(wěn)質(zhì)量的重要指標(biāo)，隨著頻標(biāo)源性能的不斷改善，相應(yīng)噪聲越來(lái)越小，因而對(duì)相位噪聲譜的測(cè)量要求也越來(lái)越高。相位噪聲也是對(duì)信號(hào)時(shí)序變化的另一種測(cè)量方式，其結(jié)果在頻率域內(nèi)顯示。相位噪聲已成為限制電路系統(tǒng)的主要因素[4]。低相位噪聲對(duì)提高電路系統(tǒng)性能具有重要作用。

1 鎖相式頻率合成器原理

鎖相式頻率合成技術(shù)的主要實(shí)現(xiàn)方式就是通過(guò)鎖相環(huán)路實(shí)現(xiàn)對(duì)頻率的合成。鎖相環(huán)頻率合成器實(shí)際上是一個(gè)能夠跟蹤輸入信號(hào)相位的閉環(huán)控制系統(tǒng)。它主要由鑒相器(Phase Detector)、環(huán)路濾波器(Loop Filter)、壓控振蕩器(Voltage Controlled Oscillator)和分頻器(Divider)4部分組成[5]，其構(gòu)成如圖1所示。鑒相器用于判斷鎖相環(huán)所輸出的時(shí)鐘信號(hào)和接收信號(hào)中的時(shí)鐘相差幅度。環(huán)路濾波器用于對(duì)鑒相器的輸出信號(hào)進(jìn)行濾波和平滑，大多數(shù)情況下是一個(gè)低通濾波器，用于濾除由于數(shù)據(jù)的變化和其他不穩(wěn)定因素對(duì)整個(gè)模塊的影響。壓控振蕩器的輸出頻率正比于環(huán)路濾波器上的控制電壓，最終使參考時(shí)鐘與分頻器的輸出信號(hào)同頻同相，即壓控振蕩器的輸出信號(hào)頻率為參考時(shí)鐘頻率的N倍[6]?？烧{(diào)相/調(diào)頻的時(shí)鐘發(fā)生器用于根據(jù)鑒相器所輸出的信號(hào)適當(dāng)?shù)卣{(diào)節(jié)鎖相環(huán)以及內(nèi)部時(shí)鐘輸出信號(hào)的頻率或相位，使得鎖相環(huán)完成上述固定相差功能。

圖1 鎖相環(huán)(PLL)結(jié)構(gòu)框圖

2 高頻信號(hào)發(fā)生器電路系統(tǒng)

首先，要明確PLL電路各框圖的增益/相位-頻率特性，即傳輸特性，以及從未施加負(fù)反饋的PLL電路的整體傳輸特性，即開環(huán)特性[7-8]。鎖相環(huán)電路結(jié)構(gòu)如圖2所示。

圖2 鎖相環(huán)的電路結(jié)構(gòu)

鑒相器是將輸入信號(hào)的相位θi與分頻器輸出信號(hào)的相位θp進(jìn)行比較，并輸出電壓vd。若鑒相器的增益為Kd，那么有

vd=Kd(θi-θo)

(1)

其中，Kd的單位是V/rad。

鑒相器的輸出信號(hào)中含有相位比較頻率中的紋波。另外，為得到VCO輸出的寄生成份小而優(yōu)質(zhì)的信號(hào)需要紋波小的輸入直流信號(hào)[9-10]。因此，壓控振蕩器VCO前面要接入稱為環(huán)路濾波器的低通濾波器。

若該環(huán)路濾波器[11]的傳輸特性為F(s)，則器輸出電壓，即壓控振蕩器VCO的輸入電壓vc為

vc=F(s)vd

(2)

由于VCO輸出的振蕩頻率與輸入直流電壓成比例，因此輸出頻率fv為

fv=Kvvd

(3)

這時(shí)壓控振蕩器VCO增益Kv的單位為rad/s。

3 鎖相環(huán)路的相位噪聲

3.1 鎖相環(huán)路系統(tǒng)整體的相位噪聲分析

鎖相環(huán)主要由分頻器、鑒相器和壓控振蕩器組成，它們自身都不同程度的會(huì)將噪聲引入到鎖相環(huán)系統(tǒng)電路中。因此，借助鎖相環(huán)路PLL的線性相位模型來(lái)研究系統(tǒng)的相位噪聲[12]，如圖3所示。

圖3 PLL合成器中壓控振蕩器的噪聲源

假設(shè)噪聲被約束在基準(zhǔn)振蕩器和壓控振蕩器VCO內(nèi)[13]。在鎖相環(huán)路中的每個(gè)單元都會(huì)產(chǎn)生噪聲，但在高性能合成器中，振蕩器噪聲應(yīng)該占主導(dǎo)地位，任何一個(gè)鎖相環(huán)路PLL的噪聲性能都不會(huì)比單獨(dú)的振蕩器噪聲性能優(yōu)。圖3中，鎖相環(huán)路PLL在反饋通路中有一個(gè)1/N的分頻器[8]。壓控振蕩器、鑒相器、環(huán)路濾波器及分頻器所有這些單元都假設(shè)是理想的。相位噪聲可以被看作是由每個(gè)跟在振蕩器后面的假想的相位調(diào)制器從外面加入的[14-15]。位于比較頻率fc上的基準(zhǔn)源的相位為θc，在這個(gè)相位上再加上譜密度Wφc(f)rad/s·Hz的相位噪聲φc。加到PD上的信號(hào)相位θi=θc+φc。

工作在頻率fo上的壓控振蕩器VCO的輸出相位θo=θi+φo，其中,φ0是以譜密度為Wφo(f)的相位噪聲調(diào)制;θv是由壓控振蕩器VCO的控制電壓建立的。加到PD上的反饋相位θf(wàn)b為θo/N。相位誤差是θe=θi-θf(wàn)b，而壓控振蕩器VCO的相位為θv=θeKdKoF(s)/s。

在使用有關(guān)公式做處理后，可以找出壓控振蕩器VCO有噪聲是的相位輸出為[16]

(4)

其中

(5)

因此，θo的相位噪聲譜密度為

Wφ0(f)=|H(f)|2Wφc(f)+E(f)|2Wφo(f)

(6)

一個(gè)在反饋通路中存在分頻器的鎖相環(huán)PLL行為相當(dāng)于一個(gè)倍頻器[17]，與所有的倍頻器相同，這樣一個(gè)鎖相環(huán)PLL將輸入端上的相位噪聲放大了N倍。然而，N的一個(gè)大值對(duì)輸出相位噪聲是有害的。

3.2 降低鎖相環(huán)路相位噪聲的方法

在實(shí)際工程中，控制相位噪聲應(yīng)從以下幾個(gè)方面入手：

(1)晶體的相位噪聲和倍頻的相位噪聲要高于具體指標(biāo)，因?yàn)楸额l高時(shí)，倍頻次數(shù)的減小有利于減小整體系統(tǒng)的相位噪聲；

(2)一般10 kHz以下的相位噪聲主要是改善壓控振蕩器VCO環(huán)內(nèi)相位噪聲的，在進(jìn)行環(huán)路濾波器和主要的射頻電路時(shí)，盡量采用小封裝電阻，而且在設(shè)計(jì)衰減電路時(shí)，盡可能的采用π型電路，因?yàn)?，每在主要射頻電路中增加一個(gè)電阻就會(huì)帶來(lái)一些相位噪聲的惡化；

(3)鎖相環(huán)路PLL對(duì)電路的設(shè)計(jì)敏感，因此，在布PCB板時(shí)，電源要遠(yuǎn)離鎖相環(huán)PLL的主要電路，同時(shí)要注意濾波；

(4)采用高靈敏度的鑒相器有助于減小鑒相器PD和壓控振蕩器VCO之間的電路的相位噪聲對(duì)系統(tǒng)整體的的影響因此，在選擇時(shí)，選用具有較大Kφ的鑒相器和具有較小KVCO的壓控振蕩器VCO；

(5)在設(shè)計(jì)壓控振蕩器VCO的設(shè)計(jì)時(shí)，要注意選用低閃爍噪聲的震蕩管及變?nèi)荻O管。

4 系統(tǒng)硬件電路圖及仿真圖

根據(jù)上述分析設(shè)計(jì)出硬件電路圖，采用Protel2004進(jìn)行繪制，具體如圖4所示。

圖4 系統(tǒng)整體硬件電路圖

ADF4108是美國(guó)ADI公司生產(chǎn)的一款高性能鎖相頻率合成芯片，芯片內(nèi)部包含有24位輸入寄存器，14位R計(jì)數(shù)器，R計(jì)數(shù)鎖存器，功能鎖存器，A、B計(jì)數(shù)鎖存器，鑒頻鑒相器，環(huán)路檢測(cè)，電荷泵，電流設(shè)置1，電流設(shè)置2，前置分頻器P/(P+1)，13位B計(jì)數(shù)器，6位A計(jì)數(shù)器和多路復(fù)用器等電路組成。

MAX2750 芯片內(nèi)部包含有振蕩器核心電路、緩沖放大器、偏置電路、變?nèi)荻O管和電感所組成的諧振回路，芯片輸出連緩沖輸出的直接連接。調(diào)諧電壓范圍是0.4～2.4 V。MAX2750芯片的輸出頻率接到混頻器。此外VCO輸出頻率范圍為 2.4～2.5 GHz，對(duì)于設(shè)計(jì)的要求剛好符合控制部分為單片機(jī)STC12C4052AD，設(shè)計(jì)采用臺(tái)灣宏晶公司的STC12C4052AD單片機(jī)對(duì)鎖相環(huán)芯片進(jìn)行控制，將頻率控制字送入ADF4108。整個(gè)控制模塊主要分為硬件電路和軟件控制程序設(shè)計(jì)。

THS4302是美國(guó)德州儀器公司推出的新型固定增益放大器，它具有低失真、高斜率、低噪聲和超過(guò)2 GHz的增益帶寬積。THS4302作為運(yùn)放，在100 MHz頻率輸入時(shí)，可驅(qū)動(dòng)100 Ω負(fù)載,其三階輸出截取點(diǎn)(OIP3)可高達(dá)46 dBm，這和以前的相同固定電壓增益的運(yùn)算放大器相比，具有更佳的線性增益變化及更低的功耗。

通過(guò)利用美國(guó)ADI公司專門推出的輔助仿真軟件ADIsimPLL仿真系統(tǒng)噪聲[14]如圖5所示。

鎖相環(huán)芯片 ADF4108 作為系統(tǒng)的主控芯片，它引起的噪聲可表示為

Phase noise=-219+10log(fPFD)+20logN

(7)

其中,鑒相頻率是 4 MHz，N分頻比是 600，那么計(jì)算出鎖相環(huán)芯片 ADF4108 引起的相位噪聲約是-97.4 dBc/Hz@1kHz，初步估計(jì)偏移頻率 5 MHz 的相位噪聲滿足設(shè)計(jì)要求，只需控制好高穩(wěn)定的參考源晶振的相位噪聲和 VCO 相位噪聲即可實(shí)現(xiàn)系統(tǒng)設(shè)計(jì)目標(biāo)。

圖5表明了系統(tǒng)噪聲各部分的組成，包括環(huán)路濾波器、鎖相環(huán)芯片、VCO、參考源4部分噪聲。從圖中可以直觀的看出系統(tǒng)總體噪聲在<110 dBc/Hz@5 MHz以下，符合設(shè)計(jì)目標(biāo)。

圖6為頻率切換時(shí)間的仿真結(jié)果，從圖中可以看出，頻率轉(zhuǎn)換到下一個(gè)頻點(diǎn)穩(wěn)定狀態(tài)的切換時(shí)間位2 μs，切換時(shí)間較短，滿足設(shè)計(jì)要求。

圖5 相位噪聲仿真圖

圖6 頻率切換時(shí)間的仿真圖

5 結(jié)束語(yǔ)

通過(guò)進(jìn)行基于ADF4108頻率合成器芯片對(duì)GHz的鎖相頻率合成器的成功設(shè)計(jì)，加上理論設(shè)計(jì)指導(dǎo)，減輕了設(shè)計(jì)過(guò)程中繁重的計(jì)算量，始終能將設(shè)計(jì)目的和設(shè)計(jì)過(guò)程有效地結(jié)合，有助于簡(jiǎn)捷快速地設(shè)計(jì)出符合要求的頻率合成器。在設(shè)計(jì)過(guò)程中，先進(jìn)行前期的理論分析指導(dǎo)，對(duì)實(shí)際的設(shè)計(jì)工作將有較大幫助，成功實(shí)現(xiàn)了2.4 GHz頻率的輸出。利用Protel 2004進(jìn)行了電路原理圖的設(shè)計(jì)，并用單片機(jī)STC12C4052AD控制輸出頻率，ADF4108輸出控制信號(hào)，然后使MAX2750輸出設(shè)定頻率的信號(hào)，再用THS4302對(duì)輸出信號(hào)進(jìn)行放大。最終，完成2.4～2.5 GHz 頻率合成器的制作。

[1] 黃智偉.鎖相環(huán)與頻率合成器電路設(shè)計(jì)[M].西安:西安電子科技大學(xué)出版社,2008.

[2] 趙宏飛. 4～8GHz 寬帶 DDS 鎖相掃頻源的研制[D].成都:電子科技大學(xué),2002.

[3] Pang X D. Centralized optical-frequency-comb-based RF carrier generator for DWDM fiber-wireless access systems[J].Science,2014(30):2191-2198.

[4] 馮新宇,車向前. 射頻電路設(shè)計(jì)與仿真[M].北京:電子工業(yè)版社,2010.

[5] 張建斌.頻率合成新技術(shù)及其應(yīng)用[J].江蘇技術(shù)師范學(xué)院學(xué)報(bào),2003,9(2):18-23.

[6] 蒲曉婷. 全數(shù)字鎖相環(huán)的設(shè)計(jì)與分析[J]. 現(xiàn)代電子技術(shù),2008,31(4):170-178.

[7] Indirayanti P. A mm-precise 60 GHz Transmitter in 40 nm CMOS for discrete-carrier indoor localization[J].Web of Science,2015(50):1-14.

[8] 屈強(qiáng),曾烈光.一種用于高速鎖相環(huán)的零死區(qū)鑒頻鑒相器[J].微計(jì)算機(jī)信息,2006,22(24):235-237.

[9] 爾龍.用于頻率合成器的電荷泵和濾波器設(shè)計(jì) [D].天津:天津大學(xué),2007.

[10] 李子揚(yáng).用于頻率合成器的電荷泵鎖相環(huán)設(shè)計(jì):[D].北京:北京交通大學(xué),2009.

[11] 石春燕.射頻鎖相環(huán)頻率合成器的分析與設(shè)計(jì)[D].南京：河海大學(xué),2006.

[12] Cheng Kuohsing,Yao Tsehua, Jiang Shuyu ,et al. A difference detector PFD for low jitter PLL[C].Nanjing:The 8th IEEE International Conference,2001.

[13] 劉光輝.并行DDS 線性調(diào)頻頻率源的研制[D].成都：電子科技大學(xué),2005.

[14] 張厥盛,曹麗娜.鎖相與頻率合成技術(shù)[M].成都: 電子科技大學(xué)出版社,1995.

[15] 黃智偉.鎖相環(huán)與頻率合成器電路設(shè)計(jì)[M].西安:西安電子科技大學(xué)出版社,2008.

[16] Li Yongke. The design of wide BW frequency synthesizer based on the DDS&PLL hybrid method[J].IEEE Electronic Measurement & Instruments,2009(2):689-692.

The Design of High Frequency Signal Generator Based on ADF4108

LI Peng，XIN Yunhong

(School of Physics & Information Technology, Shaanxi Normal University, Xi’an 710119, China)

With the development of modern communication, radar and electronic countermeasure, frequency synthesis source—GHz frequency increasingly plays an important role in the entire electronic system. In order to fit the requirements of different signals of GHz frequency, the generator for signals of GHz frequency is designed according to the output signal frequency with a certain range. This system chooses phase lock chip ADF4108 as the core component produced by ADI Company and MAX2750 as voltage-controlled oscillator produced by MAXIM Company, regarding the single-chip system as the control unit, so that the signal source of GHz frequency is formed with a preset frequency. Its output signal range is 2.4～2.5 GHz. The output frequency range, frequency synthesizer lock time, phase noise and phase margin and other indicators have reached the design objective.

frequency synthesis;phase-locked loop;voltage-controlled oscillator;phase noise

10.16180/j.cnki.issn1007-7820.2016.12.002

2016- 03- 05

國(guó)家自然科學(xué)基金資助項(xiàng)目(11574192)；中央高?；A(chǔ)研究基金資助項(xiàng)目(GK201301009)

李鵬(1990-)，男，碩士研究生。研究方向：射頻信號(hào)。辛云宏 (1967-)，男，教授。研究方向：微弱信號(hào)處理。

TN74

A

1007-7820(2016)12-005-04