白巍凱，劉濤，董瑞芳，張首剛，劉婭，鄧雪，陳玖朋，高靜，劉杰

?

一種應(yīng)用于偏頻鎖定激光系統(tǒng)的多功能測頻電路

白巍凱1,2,3，劉濤1,2，董瑞芳1,2，張首剛1,2，劉婭1,4，鄧雪1,2，陳玖朋1,2,3，高靜1,2，劉杰1,2

（1. 中國科學(xué)院 國家授時中心，西安 710600；2. 中國科學(xué)院 時間頻率基準(zhǔn)重點(diǎn)實驗室，西安 710600；3.中國科學(xué)院大學(xué)，北京 100049；4. 中國科學(xué)院 精密導(dǎo)航定位與定時技術(shù)重點(diǎn)實驗室，西安 710600）

針對偏頻鎖定激光系統(tǒng)需要精密頻率測量以及頻率電壓轉(zhuǎn)換等需求，設(shè)計了一種基于FPGA（field programmable gate array）的多功能測頻電路，實現(xiàn)了抗噪數(shù)字轉(zhuǎn)方波電路，在8~20MHz范圍內(nèi)的測頻平均誤差為0.00156%，具有頻率轉(zhuǎn)電壓與整數(shù)分頻功能。目前本測頻電路已應(yīng)用于偏頻鎖定激光系統(tǒng)之中，將兩臺激光器的頻差從35MHz/h穩(wěn)定在17kHz/h以內(nèi)。

頻率測量；FPGA；頻率電壓轉(zhuǎn)換；偏頻鎖定

0 引言

頻率計數(shù)是一種對信號頻率進(jìn)行測量的電子技術(shù)，在物理研究、通訊技術(shù)等領(lǐng)域都有著重要的應(yīng)用。在開展偏頻鎖定激光實驗[1-2]中，為了達(dá)到激光頻率的精確計數(shù)、頻率-電壓的線性轉(zhuǎn)換，以及頻率信號分頻輸出等要求，需要實現(xiàn)具有頻率-電壓轉(zhuǎn)換、50%占空比-任意整數(shù)分頻的多功能測頻電路。

當(dāng)前已有許多商用頻率計和頻率電壓轉(zhuǎn)換芯片出售，它們可實現(xiàn)在較小的測頻周期下達(dá)到較高的測頻精度，但是由于大多頻率計沒有頻率-電壓轉(zhuǎn)換功能，而大多頻轉(zhuǎn)壓芯片的頻率接收范圍不夠大，均不能達(dá)到偏頻鎖定激光系統(tǒng)的要求。因此，需要自行研制一種專用于偏頻鎖定系統(tǒng)的多功能測頻電路。

關(guān)于頻率測量的電子技術(shù)[3-4]有很多種，根據(jù)測頻原理主要分為模擬法和計數(shù)法。其中模擬法主要有利用無源網(wǎng)絡(luò)諧振特性的電橋法與諧振法，通過被測信號與已知頻率信號相比較的拍頻法與差頻法等。這些方法[5-6]的測頻需要參考信號，頻率測量范圍受參考信號和器件工作范圍限制，范圍一般較窄。計數(shù)法則主要有電容充放電式與電子計數(shù)式兩種方法。前者是利用電子電路控制電容器充放電次數(shù)，再用磁電式儀表測量充、放電電流的大小，從而指示出被測信號的頻率值；后者是根據(jù)頻率的定義，用電子技術(shù)顯示單位時間內(nèi)通過被測信號的周期個數(shù)來實現(xiàn)頻率的測量。由于數(shù)字電路的飛速發(fā)展和數(shù)字集成電路的普及，電子計數(shù)法的應(yīng)用十分廣泛，利用電子計數(shù)器測量頻率具有精確度高、顯示醒目直觀、測量迅速以及便于實現(xiàn)測量過程自動化等一系列突出優(yōu)點(diǎn)。因此，本文采用了電子計數(shù)的方法，設(shè)計了專門的數(shù)字測頻電路，以應(yīng)用于光學(xué)系統(tǒng)之中。

數(shù)字計數(shù)式頻率計根據(jù)其具體實現(xiàn)算法的特點(diǎn)與用途，主要分為兩類：第一類測頻范圍較窄，大多是定點(diǎn)測頻，測量周期較長，但測頻分辨率與測量精度極高，能達(dá)到10-15量級[7]，多用于對時間標(biāo)準(zhǔn)頻率的測量工作中；第二類測頻范圍較寬，測頻周期較短，但測頻分辨率與測量精度較低，其大多數(shù)量級在10-1~10-6范圍內(nèi)[8-12]，用于對被測信號頻率值的實時測量工作中，如本文設(shè)計的測頻系統(tǒng)。目前這類頻率計中以多周期同步測量法最為常用，此外還有基于DDS的測頻法[13]以及全相位FFT測頻法[14]等方法。其中基于DDS的測頻法每次需先對被測信號進(jìn)行粗略測量，再調(diào)整DDS頻率輸出之后精細(xì)測量，這樣對于頻率漂移較大的激光系統(tǒng)并不適合，并且其消耗時間較長，不利于反饋控制的應(yīng)用情況。對于全相位FFT測頻法，其測頻誤差在10-4量級，但其頻率測量范圍相對較小，同樣不能滿足激光實驗的需要。而多周期同步測量法成熟穩(wěn)定，在滿足實驗要求的同時開發(fā)難度較小。因此，本文設(shè)計的數(shù)字測頻電路在多周期同步測量法的基礎(chǔ)上，做了一些實驗應(yīng)用方面的優(yōu)化。

目前設(shè)計數(shù)字測頻電路的嵌入式平臺主要有ARM[8]、DSP[9]、FPGA[10-12]以及一些低性能的單片機(jī)[15]等。本文設(shè)計的多功能測頻電路采用了能夠?qū)崿F(xiàn)并行處理的FPGA芯片作為主控芯片，模塊之間的關(guān)聯(lián)結(jié)合了流水線式的設(shè)計原理[9]以減小測頻系統(tǒng)的工作死區(qū)、滿足實驗的要求。本文首先對測頻電路的整體系統(tǒng)進(jìn)行介紹，包括系統(tǒng)總體設(shè)計、系統(tǒng)執(zhí)行流程和FPGA模塊劃分；然后，對FPGA內(nèi)部關(guān)鍵模塊的實現(xiàn)原理進(jìn)行闡述，最后對測試結(jié)果及實驗應(yīng)用進(jìn)行分析。

1 測頻電路總體設(shè)計

偏頻鎖定激光實驗的系統(tǒng)如圖1所示。主激光作為頻率參考，將從激光以一定頻率差鎖定到主激光的頻率之上。實驗中，利用研制的測頻電路測量兩臺激光器的拍頻信號并產(chǎn)生控制信號，通過伺服系統(tǒng)對從激光進(jìn)行反饋控制，從而實現(xiàn)偏頻鎖定。由于兩臺激光器有著較大的相對頻率漂移，導(dǎo)致兩臺激光器的頻差變化較大，因此偏頻鎖定系統(tǒng)分為兩級鎖定，具體光路如圖1所示，虛線部分為光路，實線部分為電路。系統(tǒng)一級鎖定通過將兩個激光器的拍頻信號送至多功能頻率計進(jìn)行頻壓轉(zhuǎn)換，其輸出電壓信號經(jīng)過比例積分微分控制器（proportion integration differentiation，PID）反饋至2號激光器的壓電陶瓷換能器（piezoelectric ceramic transducer，PZT）上，以達(dá)到抑制相對頻率漂移的目的；二級鎖定在一級鎖定的基礎(chǔ)之上進(jìn)行進(jìn)一步的頻率鎖定，實現(xiàn)頻率穩(wěn)定。

注：圖中的虛線表示光路部分，實線表示電路部分。

實現(xiàn)系統(tǒng)的一級鎖定，即將兩臺激光器之間的頻差穩(wěn)定在20kHz/h以內(nèi)，所需要的多功能測頻電路需滿足以下要求：①測頻量程20MHz，以滿足較大的激光拍頻變化范圍；② 電路的測頻-轉(zhuǎn)換工作的時間周期可調(diào)節(jié)，測量周期1 ms時對應(yīng)測量精度不小于1 kHz，以達(dá)到后接模擬PID得到較好的反饋控制效果；③ 實時頻率電壓轉(zhuǎn)換的線性度優(yōu)于1%，頻壓轉(zhuǎn)換的中心頻率和范圍可調(diào)節(jié)，并在轉(zhuǎn)換范圍為全量程（20 MHz）時分辨率優(yōu)1 kHz，以達(dá)到更高的鎖定效果；④ 不影響其他功能的情況下增加任意整數(shù)分頻功能，用于激光系統(tǒng)的測試實驗。

很多測頻電路在接收模擬信號時采用模擬電路對正弦信號進(jìn)行方波轉(zhuǎn)換，進(jìn)而對方波進(jìn)行頻率測量。這就需要設(shè)計一個帶寬較大的高增益放大電路。而本文設(shè)計的測頻電路采用了一種抗噪性較好的數(shù)字轉(zhuǎn)方波電路，被測模擬信號直接由AD（analogue-to-digital conversion）芯片進(jìn)行采集并轉(zhuǎn)換為數(shù)字信號之后，采用數(shù)字轉(zhuǎn)方波電路將正弦波轉(zhuǎn)換為方波。本文設(shè)計采用FPGA（CyClone4-EP4CE15F17C8N）作為平臺，該型號內(nèi)部資源充足。關(guān)于測頻系統(tǒng)的相關(guān)參數(shù)，如測頻周期、頻轉(zhuǎn)壓的范圍與中心頻率等通過矩陣鍵盤輸入。FPGA數(shù)據(jù)處理之后，在數(shù)碼管上顯示被測信號頻率值，并控制DA（digital-to-analogue conversion）芯片輸出頻轉(zhuǎn)壓后的電壓信號，以及基于分頻系數(shù)與被測信號的分頻信號。

根據(jù)系統(tǒng)需要，測頻電路的系統(tǒng)結(jié)構(gòu)如圖2所示。采用了50 MHz超穩(wěn)晶振作為系統(tǒng)的參考頻率。在FPGA內(nèi)部，按功能主要由轉(zhuǎn)方波模塊、測頻模塊、數(shù)據(jù)處理模塊、頻轉(zhuǎn)壓模塊和分頻模塊這5部分組成。均在QuartusII-11.0軟件下，使用Verilog 語言進(jìn)行編程，并通過Modelsim SE-6410.0c進(jìn)行仿真驗證。當(dāng)信號經(jīng)過數(shù)字轉(zhuǎn)方波處理之后，分為3路（如圖2中模塊左上標(biāo)注）：① 測頻-數(shù)據(jù)處理-顯示-數(shù)碼管；② 測頻-數(shù)據(jù)處理-頻轉(zhuǎn)壓運(yùn)算-電壓信號輸出；③ 分頻-分頻輸出。

其中第1路完成電路的基本測頻功能，第2路完成頻率轉(zhuǎn)電壓功能，第3路完成任意分頻功能。由于FPGA屬于硬件設(shè)計平臺，所以可設(shè)計這3路并行執(zhí)行，同時工作而又不會互相影響。每一路的各個模塊之間均采用4次重疊執(zhí)行的流水線式的結(jié)構(gòu)設(shè)計[16]，從而使測頻模塊2次數(shù)據(jù)測量之間的間隔減小到只有2個系統(tǒng)時鐘周期，幾乎消除了頻率計數(shù)的測量死區(qū)。

圖2 測頻電路系統(tǒng)結(jié)構(gòu)圖

2 FPGA內(nèi)部模塊的方案實現(xiàn)

2.1 數(shù)字轉(zhuǎn)方波模塊

數(shù)字轉(zhuǎn)方波模塊的作用是將經(jīng)過AD芯片采集而得的數(shù)字正弦信號轉(zhuǎn)換成與其周期相同、計數(shù)器可以直接計數(shù)的內(nèi)部方波信號。數(shù)字轉(zhuǎn)方波電路的基本原理如圖3所示。

圖3 正弦轉(zhuǎn)方波原理示意圖

理想狀態(tài)下設(shè)輸入正弦波的波腹值為0。將0設(shè)定為判定閾值對接收到的數(shù)據(jù)進(jìn)行判定，當(dāng)數(shù)據(jù)≥0時，輸出方波為高電平；當(dāng)數(shù)據(jù)＜0時，輸出方波為低電平。但在實際中，電路系統(tǒng)中有噪聲的存在：一部分來自于中路的白噪聲；另一部分來自于AD芯片的轉(zhuǎn)換噪聲。本文設(shè)計所采用的AD9280芯片工作在32MHz時轉(zhuǎn)換誤碼率0，本文設(shè)計所采用的系統(tǒng)時鐘頻率為50MHz，會增加AD芯片的轉(zhuǎn)換誤碼率（CER）與功耗。這種情況下使用上述判定方法會使輸出的方波產(chǎn)生較多毛刺，導(dǎo)致過大的測頻誤差，如圖4所示。

針對噪聲的影響，模塊中會用兩個措施對其進(jìn)行抑制。

首先，在模塊內(nèi)加入有限長單位沖激響應(yīng)（finite impulse response，F(xiàn)IR）濾波器。由于白噪聲和轉(zhuǎn)換誤碼帶來的噪聲都是隨機(jī)的，所以它們在頻譜分布上基本是在所有頻域之上。因此，將AD采集到的數(shù)據(jù)先通過一個低通數(shù)字FIR濾波器就可以消除部分噪聲。本濾波器40MHz、9階低通濾波器，抽頭系數(shù)由Matlab計算得到。

圖4 正弦轉(zhuǎn)方波噪聲示意圖

其次，在判定部分中采用狀態(tài)機(jī)代替普通的邏輯判定，并提高判定閾值。如圖5所示，設(shè)閾值為a，狀態(tài)機(jī)起始狀態(tài)輸出信號為低電平，當(dāng)數(shù)據(jù)＞a時，進(jìn)入下一個狀態(tài)并將輸出信號拉高，等數(shù)據(jù)＜-a時，狀態(tài)機(jī)返回初始狀態(tài)并將輸出信號拉低。這樣基本上解決了出現(xiàn)毛刺的現(xiàn)象。該數(shù)字轉(zhuǎn)方波電路不僅適用于正弦波，對三角波、鋸齒波一樣有效。我們采用Modelsim軟件進(jìn)行仿真，分別以疊加噪聲的正弦波、鋸齒波、三角波作為數(shù)字轉(zhuǎn)方波模塊的輸入AD，B_Out為經(jīng)過以上兩種措施改進(jìn)的數(shù)字轉(zhuǎn)方波模塊的輸出，A_Out為未經(jīng)改進(jìn)的模塊輸出。仿真圖如圖5所示，經(jīng)過改進(jìn)后的數(shù)字轉(zhuǎn)方波模塊，已經(jīng)成功消除了毛刺出現(xiàn)的現(xiàn)象。

（a） 正弦波

（b） 鋸齒波

（c） 三角波

2.2 測頻模塊

常見的測頻算法以多周期同步測量法最為人知，又名等精度測量法，該方法目前非常成熟，并廣泛應(yīng)用于測頻系統(tǒng)的設(shè)計當(dāng)中。這類算法是基于直接測頻算法而得，雖然具有“測頻周期越短，頻率分辨能力越小”的缺點(diǎn)，但其方法相對簡單、易于程序?qū)崿F(xiàn)，并且頻率分辨率能夠滿足偏頻鎖定系統(tǒng)中抑制頻率漂移的要求，所以本文設(shè)計采用該算法，并在該算法基礎(chǔ)上加以優(yōu)化，使其更適用于鎖定系統(tǒng)當(dāng)中。關(guān)于算法的具體內(nèi)容在文獻(xiàn)[10]和[17]中有詳細(xì)的介紹，以下只做簡單的介紹。由等精度測頻法的示意圖6可見，除了被測信號作為輸入信號外，還有一個確定頻率的基準(zhǔn)信號，在實際閘門開放的時間內(nèi)對它們進(jìn)行計數(shù)。設(shè)對基準(zhǔn)頻率信號的計數(shù)結(jié)果是，其周期為；對被測信號的計數(shù)結(jié)果，其周期為，則有等式:

推導(dǎo)得到被測量的信號頻率是

。（2）

圖6 等精度測頻原理示意圖

因此，根據(jù)系統(tǒng)應(yīng)用的需求，本次設(shè)計在等精度測頻法之上做了以下優(yōu)化：① 將預(yù)置閘門作為實際閘門；② 加入周期測量計數(shù)器、前置計數(shù)器、后置計數(shù)器。修改后的測頻原理如圖7所示。做第1步修改，使得閘門開啟后到測頻計數(shù)完成輸出結(jié)果之間的時間為確定值，去掉了不確定值，但是會給頻率計數(shù)帶來一個±1的誤差。為了對這個誤差進(jìn)行補(bǔ)償，需要做第2步修改。以基準(zhǔn)頻率為標(biāo)尺，加入周期測量計數(shù)器測量被測信號兩個上升沿之間的間隔；加入前置計數(shù)器用于測量在閘門開啟后第1個被測信號的上升沿與閘門信號上升沿之間的時間間隔；加入后置計數(shù)器用于測量閘門關(guān)閉前與最后一個被測信號的上升沿與閘門信號下降沿之間的時間間隔。由于最后關(guān)閉閘門時，被測信號并沒有傳送一個完整周期的波形，所以測得的結(jié)果需要減1，即。加入誤差補(bǔ)償后的被測信號頻率如下：

。 （4）

所有的數(shù)據(jù)計算部分均在數(shù)據(jù)處理模塊內(nèi)進(jìn)行，測頻模塊將測得的各個參數(shù)傳送至數(shù)據(jù)處理模塊便完整其功能。

圖7 改進(jìn)后的測頻原理示意圖

2.3 頻壓轉(zhuǎn)換模塊

頻轉(zhuǎn)壓模塊接收到中心頻率、測頻范圍等參數(shù)后，通過數(shù)模轉(zhuǎn)換芯片完成頻率與電壓的線性轉(zhuǎn)換。因為項目要求轉(zhuǎn)換范圍等于測頻量程（20MHz）時，頻壓轉(zhuǎn)換分辨率必須優(yōu)于1kHz，所以采用了16位DA轉(zhuǎn)換芯片，芯片型號為DAC8562，輸出范圍0~2.5V。FPGA與DA通過SPI協(xié)議[18]進(jìn)行通信，所以此模塊包含兩個部分：一部分用于對頻壓轉(zhuǎn)換進(jìn)行計算；另一部分完成SPI命令發(fā)送，將計算得到的結(jié)果采用原碼并結(jié)合命令控制字發(fā)送至DA，使DA更新輸出電壓。

在第1部分中，關(guān)于頻壓轉(zhuǎn)換的計算公式如式（5）~（8）所示：

。 （6）

。 （8）

第2部分是一個SPI協(xié)議發(fā)送模塊，F(xiàn)PGA與DA芯片通信的數(shù)據(jù)一幀為24bits（MSB）。其中高8位是DA的控制命令，低16位為之前模塊計算所得的16位數(shù)據(jù)，通過三線式SPI協(xié)議發(fā)送至DA芯片。

其他模塊主要包括顯示驅(qū)動模塊、分頻模塊[19]、數(shù)據(jù)處理模塊等。其中數(shù)據(jù)處理模塊的功能主要是協(xié)調(diào)各個模塊進(jìn)行運(yùn)算處理。分頻模塊主要在基于累加器原理的基礎(chǔ)上做了優(yōu)化，使整數(shù)分頻輸出信號具有50%占空比。目前這些模塊的技術(shù)原理已經(jīng)比較成熟。

3 測試結(jié)果及實驗應(yīng)用

3.1 測試結(jié)果

我們對多功能測頻電路進(jìn)行了頻率測量功能、頻率-電壓轉(zhuǎn)換功能及分頻功能測試。

首先用多功能測頻電路測量由信號發(fā)生器（SRS，SG382）輸出的正弦信號，讀取數(shù)據(jù)并進(jìn)行誤差計算。因為測頻功能的頻率分辨率與設(shè)定的測量周期有關(guān)，測量周期越長頻率分辨率越高。為了排除頻率分辨率的影響，更準(zhǔn)確的得到測量誤差，將測量周期設(shè)定為1s。每隔1s測量1次，每組數(shù)據(jù)測量50次，進(jìn)行平均后計算其殘差，如圖8（a）所示。測量平均誤差為0.0027%，置信區(qū)間為（0，0.00765%）。其中在8~20 MHz的測量平均誤差為0.00156%，置信區(qū)間為（0，0.000216%）。

然后，對多功能測頻電路的頻率-電壓轉(zhuǎn)換功能進(jìn)行測試。設(shè)置頻率計的頻壓轉(zhuǎn)換參數(shù)為：中心頻率10MHz、范圍8~12MHz，電壓輸出范圍為0~2.5V。根據(jù)理論計算，我們得到頻率與輸出電壓的關(guān)系為

式（9）中，為頻率，取值范圍8~12 MHz。

在實際測試中，使信號發(fā)生器（SRS，SG382）輸出信號的調(diào)制參數(shù)測頻電路頻壓轉(zhuǎn)換的參數(shù)設(shè)置一致，調(diào)制頻率為1Hz的正弦波。采用頻率計數(shù)器測量信號發(fā)生器輸出頻率，并用示波器對測頻電路的輸出電壓信號進(jìn)行捕捉，經(jīng)擬合后得到函數(shù)：

。 （11）

由此可得測頻電路輸出電壓與輸入信號的頻率具有良好的線性關(guān)系，滿足線性度優(yōu)于1%的實驗要求。

最后，對多功能測頻電路的分頻功能進(jìn)行測試。對信號發(fā)生器發(fā)出10MHz正弦波信號進(jìn)行分頻，依次改變頻率計的分頻系數(shù)，通過另一臺商用頻率計（Agilent，53230A）測量其分頻后的頻率，計算其誤差比。其誤差比的平均值為1.77×10-11，置信區(qū)間為（0，3.638×10-11），如圖8（c）所示。

（a） 測頻殘差圖

（b） 頻率-電壓轉(zhuǎn)換殘差曲線

（c） 分頻誤差圖

對各項測試結(jié)果進(jìn)行誤差分析：① 測頻誤差在算法上由測頻周期與基準(zhǔn)信號頻率兩因素決定[5]；② 在FPGA內(nèi)部數(shù)據(jù)處理中，由數(shù)字化帶來的量化誤差對低頻測頻誤差影響較大；③ 在實際電路中，F(xiàn)PGA時鐘源采用的是有普通源晶振，其穩(wěn)定度也會對測頻誤差造成一定影響；④ 測頻誤差、DA電路部分模擬噪聲也會對頻率-電壓轉(zhuǎn)換的線性度有一定影響；⑤ 分頻誤差主要取決于測頻誤差。

3.2 實驗應(yīng)用

目前此多功能測頻電路已應(yīng)用于偏頻鎖定系統(tǒng)的一級鎖定中，偏頻鎖定激光系統(tǒng)如圖1所示。兩臺激光器的中心波長均為1550nm，頻率在193.5THz左右。其中主激光鎖定在超高精細(xì)度光學(xué)腔上的窄線寬激光器，其線寬小于3Hz，頻率漂移每秒千赫茲量級；從激光是一臺商用光纖激光器（NKT，Basic），輸出激光線寬在千赫茲量級。由于光電探測器無法直接響應(yīng)激光光頻范圍的信號，所以從激光與主激光的輸出光先通過光纖輸出，在光纖內(nèi)進(jìn)行拍頻。拍頻所得的光頻信號中包含兩激光器頻差的信息，通過光電探測器將頻率差值轉(zhuǎn)換成頻率相同的電壓信號之后，傳至多功能測頻電路進(jìn)行測頻與頻壓轉(zhuǎn)換。經(jīng)過測頻電路頻壓轉(zhuǎn)換后的信號再傳輸至模擬PID進(jìn)行控制運(yùn)算，輸出控制信號對從激光的PZT進(jìn)行反饋調(diào)整，從而抑制兩臺激光器的相對頻率漂移，達(dá)到偏頻鎖定系統(tǒng)一級鎖定的目標(biāo)。

系統(tǒng)要求一級鎖定后頻差穩(wěn)定在20kHz/h以內(nèi)。由于頻率漂移本身是隨機(jī)的，并且受環(huán)境溫度、震動等影響較大，所以激光系統(tǒng)沒有進(jìn)行鎖定時拍頻所測的頻率差會隨機(jī)變化，并在較大的時間范圍內(nèi)（24h）上下起伏，頻率漂移每小時約幾十兆赫茲。本次測量采用商用頻率計（Agilent，53230A）實時記錄拍頻信號的頻率。將多功能測頻電路的頻轉(zhuǎn)壓中心頻率設(shè)定為10.14MHz，即將從激光頻與主激光的頻率差鎖定在10.14MHz。測量分為兩組，分別對激光系統(tǒng)未鎖定與鎖定狀態(tài)下的頻差信號進(jìn)行1h的記錄測量。

首先我們關(guān)閉頻率計與模擬PID，對未鎖定時1h內(nèi)拍頻信號的頻率值進(jìn)行測量記錄。測量結(jié)果如圖9（a）實線所示，頻率變化范圍在35MHz左右。在這樣的頻率變化條件下無法進(jìn)行下一步實驗，必須通過一級鎖定進(jìn)行頻率漂移抑制。其次開啟模擬PID，使用本文設(shè)計的多功能測頻電路進(jìn)行一級鎖定后，再次對拍頻信號頻率值進(jìn)行測量，測量結(jié)果如圖9（b）所示，其中一個小時內(nèi)頻率漂移了5.7kHz，短期頻率抖動小于17 kHz，基本達(dá)到了1h內(nèi)頻差＜20kHz的設(shè)計目標(biāo)。

注：圖（a）中的實線表示激光系統(tǒng)未鎖定時的數(shù)據(jù)，虛線表示激光系統(tǒng)使用頻率計鎖定時的數(shù)據(jù)。

4 總結(jié)

本文從偏頻鎖定激光實驗的需求出發(fā)，設(shè)計并實現(xiàn)了一種基于FPGA的多功能測頻電路，其參考頻率為50 MHz，測頻、頻轉(zhuǎn)壓量程為0~20 MHz。該測頻電路采用了一種抗噪性較好的數(shù)字正弦轉(zhuǎn)方波電路，在8~20MHz范圍內(nèi)的測頻平均誤差為0.00156%，具有頻率轉(zhuǎn)電壓與整數(shù)分頻等功能。對此多功能測頻電路的頻率測量功能、頻率-電壓轉(zhuǎn)換功能以及分頻功能分別進(jìn)行測試，其中測頻誤差平均0.002%、頻壓轉(zhuǎn)換線性度0.3%。此測頻電路目前已成功應(yīng)用于偏頻鎖定激光實驗之中，將兩臺激光器頻差從35 MHz/h穩(wěn)定在17kHz/h以內(nèi)，基本實現(xiàn)了抑制激光器慢漂的作用。

[1] HUGHES J, FERTIG C. A widely tunable laser frequency offset lock with digital counting[J]. Meeting of the Aps Division of Atomic, 2009, 79(10): 103104-103104-7.

[2] THORPE J I , NUMATA K , LIVAS J. Laser frequency stabilization and control through offset sideband locking to optical cavities[J]. Optics Express, 2008, 16(20): 15980-15990.

[3] 張永瑞, 劉振起, 楊林耀. 電子測量技術(shù)基礎(chǔ)[M]. 西安: 西安電子科技大學(xué)出版社, 2005.

[4] 朱余榮, 黃清用. 短弧焊用無源截波式短路頻率計[J]. 焊接, 1981, 4(1): 32-35.

[5] 張漢生. 低頻模擬頻率計的研究[J]. 大連鐵道學(xué)院學(xué)報, 1990, 11(2): 57-61.

[6] 古天祥. 電子測量原理[M]. 北京: 機(jī)械工業(yè)出版社, 2004.

[7] 劉婭. 虛擬化差拍頻率計的研究與設(shè)計[D]. 西安: 中國科學(xué)院國家授時中心, 2007.

[8] 薛巨峰, 關(guān)子鈞, 劉彬. 基于ARM7的高精度頻率計的設(shè)計[J]. 電子測量技術(shù), 2015, 18(1): 60-63.

[9] 史洪瑋, 王紫婷,寧平, 等. 基于DSP的數(shù)字復(fù)合頻率計設(shè)計[J]. 計算機(jī)與數(shù)字工程, 2011, 39(4): 179-181.

[10] 高銳. 基于FPGA的多周期同步頻率計設(shè)計[D]. 吉林: 吉林大學(xué), 2013.

[11] 毛智德,呂善偉. 基于FPGA的等精度頻率計設(shè)計[J]. 電子測量技術(shù), 2006, 29(4): 85-86.

[12] 潘松. CPLD/FPGA在電子設(shè)計中的應(yīng)用前景[J]. 電子技術(shù)應(yīng)用, 1999, 7: 6-8.

[13] 白麗娜, 周渭. 一種和DDS結(jié)合的高分辨率頻率計設(shè)計[J]. 西安電子科技大學(xué)學(xué)報, 2013, 39(4): 126-130.

[14] 任麗棉. 基于全相位FFT的高精度頻率計系統(tǒng)研制[D]. 天津: 天津大學(xué), 2009.

[15] 李國立, 劉旭明, 翟力欣. 基于FPGA與單片機(jī)的等精度頻率計的設(shè)計[J]. 電子設(shè)計工程, 2013, 21(22): 171-177.

[16] 吳繼華, 蔡海寧, 王誠. Altera FPGA/CPLD設(shè)計(高級篇) [M]. 2版, 北京: 人民郵電出版社, 2011: 11-25.

[17] RUBIOLA E. High resolution time & frequency counters[R]. FEMTO-ST Institute, CNRS and Université de Franche Comté, 2012.

[18] Texas Instruments. DAC8562 Datasheet-Texas Instruments[OL]//(2011-06-01)[2016-02-03]. http://www.alldatasheet.com/ datasheet-pdf/pdf/419925/TI1/DAC8562.html.

[19] 常興旺, 李孝輝, 王玉蘭, 等. 基于FPGA的小數(shù)分頻法的研究與設(shè)計[C] //第十九屆測控、計量、儀器儀表學(xué)術(shù)年會, 廣西: 中國電子學(xué)會電子測量與儀器分會委員會, 2009: TN772.

A multi-functional frequency measurement circuit for laser frequency offset locking system

BAI Wei-kai1,2,3,LIU Tao1,2, DONG Rui-fang1,2, ZHANG Shou-gang1,2, LIU Ya1,4,DENG Xue1,2, CHEN Jiu-peng1,2,3, GAO Jing1,2, LIU Jie1,2

(1. National Time Service Center, Chinese Academy of Science, Xi’an 710600, China;2. Key Laboratory of Time and Frequency Primary Standards, National Time Service Center,Chinese Academy of Sciences, Xi’an 710600, China;3. University of Chinese Academy of Sciences, Beijing 100049, China； 4. Key Laboratory of Precision Navigation and Timing Technology, National Time Service Center, Chinese Academy of Sciences, Xi’an 710600, China)

According to the requirements of precision frequency measurement, conversion from frequency into voltage, and so on, for laser system with frequency offset locking, this paper demonstrates a multi-functional frequency measuring circuit based on FPGA. By using the low noise digital square wave switching circuit, the average error for the developed frequency meter in the frequency measurement within 8MHz to 20MHz is 0.00156%, and it has the functions of frequency-voltage conversion and integer frequency division. The frequency measuring circuit has been applied to the frequency offset locking laser system, and has reduced the frequency difference between the two lasers from 35MHz/h to 17kHz/h.

frequency measuring; FPGA; conversion from frequency into voltage; frequency offset locking

P127.1+2

A

1674-0637(2017)01-0001-10

10.13875/j.issn.1674-0637.2017-01-0001-10

2016-05-16

國家自然科學(xué)基金委重大科研儀器設(shè)備研制專項（61127901）；國家自然科學(xué)基金資助項目（11273024，6102502，11403031）；中組部“青年拔尖人才支持計劃”項目（組廳字〔2013〕33號）；中國科學(xué)院科技創(chuàng)新“交叉與合作團(tuán)隊”資助項目（中國科學(xué)院人教字〔2012〕119號）；中國科學(xué)院重點(diǎn)部署資助項目（KJZD-EW-W02）

白巍凱，男，碩士，主要從事光頻傳遞實驗中數(shù)字電路研究。