劉靜++梁超++蔣強(qiáng)

摘 要本文主要介紹了集成電路版圖布局對(duì)電阻精度的影響。隨著集成電路的發(fā)展，半導(dǎo)體器件的特征尺寸不斷減小，版圖設(shè)計(jì)過(guò)程中產(chǎn)生的一些寄生參數(shù)對(duì)芯片的影響會(huì)越來(lái)越大，版圖質(zhì)量的好壞，大大影響著芯片的良率，甚至影響著芯片的成敗。本文在相同電路設(shè)計(jì)的前提下，改變版圖布局方式，研究了不同版圖布局對(duì)電阻精度的影響，依據(jù)公式計(jì)算并給出對(duì)比結(jié)果，總結(jié)了要得到精確電阻值應(yīng)采用的版圖布局方式。

【關(guān)鍵詞】布局 電阻精度 集成電路版圖

1 引言

隨著集成電路的發(fā)展，半導(dǎo)體器件的特征尺寸不斷減小，器件的工作速度越來(lái)越快，且工作電壓越來(lái)越低，同時(shí)互連線寬也不斷減小，使得芯片面積大大減小，降低了芯片設(shè)計(jì)的成本。同時(shí)版圖設(shè)計(jì)過(guò)程中產(chǎn)生的一些寄生參數(shù)對(duì)芯片的影響會(huì)越來(lái)越大，版圖質(zhì)量的好壞，不僅關(guān)系到集成電路的功能是否正確，而且它也會(huì)極大程度地影響集成電路的性能、成本與功耗。本文在相同電路設(shè)計(jì)的前提下，改變版圖布局方式，研究了不同版圖布局對(duì)電阻精度的影響。文章第2節(jié)主要講述目前電路常用的電阻版圖實(shí)現(xiàn)方式，第3節(jié)以具體公式推導(dǎo)為依據(jù)，計(jì)算研究了不同版圖布局對(duì)電阻精度的影響。第4節(jié)給出結(jié)論。

2 目前芯片內(nèi)電阻常用的版圖實(shí)現(xiàn)方式

電路中用到電阻時(shí)一般是比值要求，如各種電阻分壓電路，R1：R2=7：4等，因此電阻的版圖設(shè)計(jì)時(shí)首要考慮的是匹配的要求。電阻一般會(huì)遵循三個(gè)匹配的原則：電阻應(yīng)該被放置相同的方向、相同的器件類(lèi)型以及相互靠近。這些原則對(duì)于減少工藝誤差對(duì)模擬器件功能的影響是非常有效的。具體來(lái)講，首先我們要保證電阻使用相同的類(lèi)型、相同的寬度、相同的長(zhǎng)度以及相同的間距。

畫(huà)匹配電阻時(shí)，應(yīng)該先找最大公約數(shù)作為電阻的基本單元。首選大電阻，因?yàn)槠淦ヅ涮匦砸刃‰娮璧钠ヅ涮匦院?。比如電阻串中存?R，R，1/2R等阻值，選用R作為單位電阻，1/2R阻值由兩個(gè)R電阻并聯(lián)而得。而且，匹配電阻的兩端必須加dummy電阻，保證盡可能精確地得到匹配電阻的寬度和長(zhǎng)度。并且將dummy電阻兩端短接到地。如圖1所示。對(duì)于高精度的電阻，建議電阻的寬度為工藝最小寬度的5倍，這樣能夠有效降低工藝誤差。對(duì)于陣列中有大量電阻的情況，使用交叉陣列電阻，把電阻放置成多層的結(jié)構(gòu)，形成二維陣列。對(duì)于一些阻值小于20歐的電阻，使用金屬層來(lái)做電阻，會(huì)得到更準(zhǔn)確的阻值。

3 版圖布局對(duì)電阻精度的影響

雖然多數(shù)電路用到電阻時(shí)常是比值要求，然而還有些電路中需要用到的是電阻的絕對(duì)值。比如帶隙基準(zhǔn)電壓源中的自啟動(dòng)電路，需要用固定電壓來(lái)得到電流值，或者電流鏡電路，需要從固定電流得到電壓值。此時(shí)，版圖設(shè)計(jì)要以阻值的精確度為考慮的主要因素。而芯片的實(shí)際生產(chǎn)過(guò)程中因?yàn)榄h(huán)境原因會(huì)產(chǎn)生各種各樣的偏差，比如光照衍射會(huì)導(dǎo)致電阻器件的寬度W和長(zhǎng)度L偏差。本文對(duì)比了幾種電阻布局方法，將單位電阻按照不同的方式和方向布局?jǐn)[放，降低因?yàn)樯a(chǎn)過(guò)程中尺寸偏差而造成的電阻絕對(duì)值偏差，提高電阻精度，使系統(tǒng)性能更穩(wěn)定。

如圖2所示，本文提出對(duì)電阻采用一字形布局方式，其中一半單元橫向放置另一半單元豎向放置的布局方式，假設(shè)同一個(gè)電阻需要2N個(gè)單位電阻R組成，取其中N個(gè)單位電阻R豎向放置，另外N個(gè)單位電阻R旋轉(zhuǎn)90度橫向放置?？傋柚挡蛔儯匀粸?N*R。使得電阻阻值變化率與電阻長(zhǎng)度以及寬度偏差關(guān)聯(lián)性降低，在不增加原有面積的基礎(chǔ)上，提高了電阻的實(shí)際精度。

對(duì)于理想電阻，總電阻值Rt，其中Rsq是方塊電阻，L是電阻的長(zhǎng)度，W是電阻的寬度。

假設(shè)在生產(chǎn)過(guò)程中，L方向變化了a倍，W方向變化了b倍，對(duì)于現(xiàn)有的電阻布局方式，總電阻Rt'，

參見(jiàn)表1，是如圖1所示常用電阻布局方式的電阻變化率，隨著電阻寬度和長(zhǎng)度偏移量的不同而不同，假設(shè)長(zhǎng)度變化幅度ΔL和寬度變化幅度ΔW都為-30%～30%，電阻變化率為-41%～85%。

對(duì)于本文中的電阻布局方式，旋轉(zhuǎn)90度橫向放置的N個(gè)單位電阻的寬度和長(zhǎng)度與豎向放置的N個(gè)單位電阻趨勢(shì)相反，即豎向電阻單元L變化a倍，但橫向電阻單元W變化a倍。因此總電阻Rt''為：

參見(jiàn)表2，是本文提出的如圖2所示一字型電阻布局方式的電阻變化率，隨著電阻寬度和長(zhǎng)度偏移量的不同而不同，假設(shè)長(zhǎng)度變化幅度ΔL和寬度變化幅度ΔW都為-30%～30%，電阻變化率為0%～19.78%。變化范圍遠(yuǎn)遠(yuǎn)小于常用電阻布局方式的變化率。

同時(shí)，在一字型布局的基礎(chǔ)上，電路的版圖布局也可靈活修改，對(duì)于不同長(zhǎng)度的電阻，可采用回字形布局方式，或者人字形布局方式。使橫向電阻和縱向電阻總數(shù)為N個(gè)，或者使橫向電阻的總長(zhǎng)度和縱向電阻的總長(zhǎng)度一致，則尺寸偏差對(duì)電阻值的影響與一字型布局方式中尺寸偏差對(duì)電阻值的影響相同。

如圖3所示，電阻可采用回字形布局方式，2N個(gè)單位電阻平均分成四組，每組有N/2個(gè)單位電阻，第一組和第三組豎向放置，第二組和第四組中的N/2個(gè)單位電阻橫向放置，四組依次連接形成一個(gè)回字。

如圖4所示，還可以對(duì)電阻采用人字形布局方式，2N個(gè)單位電阻平均分成六組，每組有N/3個(gè)單位電阻，第一組中的位于首位的單位電阻的一端為輸入端；第六組中位于末位的單位電阻的另一端為輸出端；六組依次連接形成一個(gè)人字。

4 結(jié)論

本文通過(guò)改變版圖布局的方式，盡可能的減小工藝對(duì)電阻精度的影響。電阻可采用一字形布局方式，即其中一半單元橫向放置另一半單元豎向放置的布局方式。對(duì)于不同長(zhǎng)度的電阻，也可選用回字形或者人字形布局方式，使橫向電阻的總長(zhǎng)度和縱向電阻的總長(zhǎng)度一致，從而會(huì)使電阻阻值變化率與電阻長(zhǎng)度以及寬度偏差關(guān)聯(lián)性降低，在不增加原有版圖面積的基礎(chǔ)上，大大提高了電阻的實(shí)際精度。

參考文獻(xiàn)

[1]Alan Hastings，”The art of Analog Layout”P(pán)253-P256[J].電子工業(yè)出版社，2007.

作者簡(jiǎn)介

劉靜（1982-），女，河北省滄州市人。碩士學(xué)位。高級(jí)工程師，從事DRAM/Flash 芯片中版圖設(shè)計(jì)工作。

作者單位

西安紫光國(guó)芯半導(dǎo)體有限公司 陜西省西安市 710075